一、對(duì)DDS+PLL方案實(shí)現(xiàn)短波頻段頻率合成技術(shù)的研究（論文文獻(xiàn)綜述）
劉亞騰[1]（2021）在《軟件定義多通道相參信號(hào)合成架構(gòu)的研究》文中研究表明信號(hào)源作為電子和通信設(shè)備的核心部件,其信號(hào)相參性能直接影響衛(wèi)星定位精度、雷達(dá)測(cè)速測(cè)距準(zhǔn)確度以及抗干擾性能,隨著新一代無(wú)線移動(dòng)通信產(chǎn)業(yè)蓬勃發(fā)展,信號(hào)源的應(yīng)用場(chǎng)景逐漸擴(kuò)大,多通道相參信號(hào)源結(jié)構(gòu)設(shè)計(jì)的靈活性亟待提高。軟件定義架構(gòu)是一種面向用戶分層設(shè)計(jì)的架構(gòu),用戶可以通過(guò)該架構(gòu)的上層應(yīng)用軟件與底層硬件資源進(jìn)行交互,具有較好的靈活性。本文設(shè)計(jì)了一種將軟件定義架構(gòu)與信號(hào)源結(jié)構(gòu)設(shè)計(jì)和相參性能仿真結(jié)合的方案,并在此基礎(chǔ)上進(jìn)一步研究如何提高其相參性以及靈活性,主要研究?jī)?nèi)容如下:基于信號(hào)合成理論在相關(guān)仿真平臺(tái)進(jìn)行信號(hào)源核心組件的建模,對(duì)建立的PLL、DDS、分頻器、混頻器和倍頻器各組件模型進(jìn)行仿真測(cè)試,結(jié)果表明各模型能夠正常運(yùn)行,通過(guò)計(jì)算并分析各模型輸出信號(hào)的相位噪聲,結(jié)果符合信號(hào)合成理論的推導(dǎo),表明各模型可以模擬信號(hào)源組件的實(shí)際相位噪聲特性。利用上述信號(hào)源組件模型搭建多通道相參信號(hào)合成框架,涵蓋典型的DDS驅(qū)動(dòng)PLL架構(gòu)、DDS+PLL環(huán)內(nèi)混頻架構(gòu)和DDS+整數(shù)PLL環(huán)外混頻架構(gòu),針對(duì)DDS+整數(shù)PLL環(huán)外混頻架構(gòu)頻率鎖定狀態(tài)不佳和相位噪聲較為嚴(yán)重的問(wèn)題,設(shè)計(jì)了DDS+小數(shù)PLL環(huán)外混頻架構(gòu)和PLL驅(qū)動(dòng)DDS環(huán)外混頻架構(gòu),測(cè)試結(jié)果表明基于該信號(hào)合成框架設(shè)計(jì)的多通道信號(hào)合成器具有較低的相位噪聲。在多通道相參信號(hào)合成框架基礎(chǔ)上,結(jié)合軟件定義架構(gòu)思想設(shè)計(jì)了軟件定義多通道信號(hào)合成架構(gòu),該架構(gòu)分為三層,上層應(yīng)用層負(fù)責(zé)與用戶進(jìn)行直接交互,中層虛擬層負(fù)責(zé)提供對(duì)底層模塊的調(diào)用邏輯,底層基礎(chǔ)設(shè)施層包含了所有的仿真模型供上層調(diào)用,該架構(gòu)實(shí)現(xiàn)了用戶到多通道相參信號(hào)合成基本結(jié)構(gòu)的簡(jiǎn)單交互,提高了整個(gè)系統(tǒng)的靈活性和可重構(gòu)性。開發(fā)了基于軟件定義多通道相參信號(hào)合成架構(gòu)的多通道相參信號(hào)合成優(yōu)化設(shè)計(jì)系統(tǒng),該系統(tǒng)實(shí)現(xiàn)了單通道的手動(dòng)參數(shù)輸入模式、自動(dòng)參數(shù)計(jì)算模式以及多通道的參數(shù)計(jì)算和相參性能優(yōu)化功能,測(cè)試結(jié)果表明該軟件具有實(shí)際可操作性和魯棒性,功能較為完善,能夠?yàn)槎嗤ǖ老鄥⑿盘?hào)合成器的設(shè)計(jì)提供前仿真功能,從而達(dá)到優(yōu)化多通道信號(hào)源相參性能的目標(biāo)。
李璐[2]（2020）在《低抖動(dòng)寬頻時(shí)鐘合成模塊設(shè)計(jì)》文中提出當(dāng)今通信領(lǐng)域中的高端系統(tǒng)要求時(shí)鐘信號(hào)具備極低的噪聲和完整性。抖動(dòng)是時(shí)鐘信號(hào)的重要時(shí)域參數(shù),相位噪聲是它的頻域等效,它的好壞會(huì)嚴(yán)重影響現(xiàn)代數(shù)字系統(tǒng)的性能。且現(xiàn)代儀器對(duì)于寬頻時(shí)鐘的需求也越來(lái)越高。因此對(duì)寬頻帶低抖動(dòng)時(shí)鐘發(fā)生器的研究具有重要的現(xiàn)實(shí)意義。本文圍繞寬頻帶低抖動(dòng)時(shí)鐘合成模塊展開研究,結(jié)合指標(biāo)要求設(shè)計(jì)了時(shí)鐘合成方案,在此基礎(chǔ)上實(shí)現(xiàn)了硬件電路輸出,經(jīng)調(diào)試與測(cè)試,達(dá)到了50kHz-4GHz的寬頻帶、5digits的分辨率、低于1ps的時(shí)鐘抖動(dòng)指標(biāo),其中輸出頻點(diǎn)1600MHz時(shí)相位噪聲為-98dBc/Hz@10kHz。主要內(nèi)容如下:1、時(shí)鐘抖動(dòng)的理論研究:首先闡述了抖動(dòng)的定義和常見(jiàn)的分類,然后推導(dǎo)了抖動(dòng)與相位噪聲的轉(zhuǎn)換關(guān)系,為抖動(dòng)的頻域測(cè)試與分析提供了理論基礎(chǔ)。2、低抖動(dòng)寬頻時(shí)鐘的合成方案設(shè)計(jì):根據(jù)課題指標(biāo)要求,一方面結(jié)合課題指標(biāo)比較了幾種頻率合成技術(shù),設(shè)計(jì)了DDS激勵(lì)PLL的寬頻高分辨率時(shí)鐘合成方案;另一方面結(jié)合鎖相環(huán)的噪聲模型和特性,著眼于環(huán)路帶寬對(duì)鎖相環(huán)輸出噪聲的影響,設(shè)計(jì)DDS激勵(lì)雙PLL的寬頻帶低抖動(dòng)時(shí)鐘合成電路設(shè)計(jì)方案。3、時(shí)鐘合成模塊設(shè)計(jì)與實(shí)現(xiàn):分析了時(shí)鐘指標(biāo)并對(duì)其相噪指標(biāo)進(jìn)行分級(jí)分配,以此來(lái)指導(dǎo)芯片選型。采用了恒溫晶振為時(shí)鐘合成模塊提供高穩(wěn)定低底噪的參考時(shí)鐘;選取了AD9954實(shí)現(xiàn)了系統(tǒng)所需的分辨率指標(biāo)并對(duì)其帶外濾波器進(jìn)行了設(shè)計(jì);測(cè)試了Si9392評(píng)估板的性能指標(biāo),并對(duì)其結(jié)構(gòu)原理、去抖環(huán)節(jié)和輸出配置進(jìn)行了闡述;選取了ADF4356實(shí)現(xiàn)倍頻環(huán)節(jié)并設(shè)計(jì)了環(huán)路濾波器,最后仿真了其相噪性能;選取了ARJ20A4H作為開關(guān)切換器件解決了高頻帶輸出切換問(wèn)題;設(shè)計(jì)了控制模塊,采用MCU+FPGA的控制方式,對(duì)其邏輯與驅(qū)動(dòng)程序進(jìn)行了設(shè)計(jì);統(tǒng)計(jì)了芯片所需電壓與電流,采用DC/DC+LDO對(duì)芯片提供電流與電壓;最后設(shè)計(jì)了PCB布局環(huán)節(jié),并實(shí)現(xiàn)了硬件電路的輸出。4、系統(tǒng)調(diào)試與測(cè)試:闡述了系統(tǒng)的各模塊調(diào)試過(guò)程,在此基礎(chǔ)上分析了抖動(dòng)的時(shí)域和頻域的測(cè)試方法,然后分別對(duì)時(shí)鐘的隨機(jī)抖動(dòng)、分辨率與頻率準(zhǔn)確度指標(biāo)進(jìn)行了測(cè)試,并對(duì)測(cè)試結(jié)果進(jìn)行了分析與總結(jié)。5、總結(jié)與展望:對(duì)全文的工作內(nèi)容作出總結(jié),并從項(xiàng)目研究過(guò)程的經(jīng)驗(yàn)出發(fā),針對(duì)存在的缺陷與問(wèn)題,提出了可以改進(jìn)的問(wèn)題和方向。
龐勝利[3]（2020）在《毫米波掃頻源與間隙波導(dǎo)天線研究》文中研究指明毫米波具有帶寬寬、波長(zhǎng)短、波束窄、分辨率高、方向性好、可靠性高等特點(diǎn),能夠在雨、霧、多云等復(fù)雜環(huán)境下全天候工作,具有天然的傳播特征優(yōu)勢(shì)。作為雷達(dá)、通信系統(tǒng)的重要傳播載體,毫米波技術(shù)得到了廣泛的應(yīng)用。在5G時(shí)代更高速率、更多連接的需求下,毫米波技術(shù)具備大量的可用帶寬和較高的天線增益,并支持超高的傳輸速率,而且波束較窄,靈活可控,能夠連接大量的設(shè)備,由此毫米波發(fā)射與接收探測(cè)技術(shù)已成為5G通信的重要組成部分,甚至是全球信息技術(shù)競(jìng)爭(zhēng)的焦點(diǎn)之一。本文所研究的掃頻源和間隙波導(dǎo)天線工作在毫米波Ka頻段,兩者級(jí)聯(lián)構(gòu)成了毫米波信號(hào)收發(fā)的完整射頻系統(tǒng)。毫米波掃頻源一方面可以產(chǎn)生高質(zhì)量的毫米波信號(hào),向目標(biāo)發(fā)射信號(hào);另一方面結(jié)合接收下混頻電路模塊,實(shí)現(xiàn)對(duì)目標(biāo)反射信號(hào)的探測(cè)接收。天線作為電磁波信號(hào)發(fā)射的最末端,接收的最前端,是毫米波通信、雷達(dá)系統(tǒng)的必要組成部分。本文主要對(duì)組成射頻前端系統(tǒng)的毫米波掃頻源和收發(fā)天線展開研究,具體內(nèi)容如下:1、對(duì)毫米波掃頻源設(shè)計(jì)基礎(chǔ)理論方面展開研究。首先介紹掃頻源主要應(yīng)用和技術(shù)原理,然后闡述四種常見(jiàn)的微波頻率合成技術(shù)原理并分析其技術(shù)特點(diǎn),最后介紹了掃頻源常見(jiàn)的技術(shù)指標(biāo),并對(duì)其主要影響因素進(jìn)行了分析,為后文的掃頻源設(shè)計(jì)提供理論依據(jù)。2、對(duì)間隙波導(dǎo)結(jié)構(gòu)和理論展開研究。首先介紹了間隙波導(dǎo)基本結(jié)構(gòu)和分類,然后分析了高阻抗表面形成原理和銷釘型結(jié)構(gòu)技術(shù)特點(diǎn),最后重點(diǎn)介紹了槽間隙波導(dǎo)傳輸理論,為后文設(shè)計(jì)槽間隙波導(dǎo)天線提供理論支持。3、研究設(shè)計(jì)了一種低相噪、低雜散、捷變頻的高性能毫米波掃頻源。通過(guò)綜合運(yùn)用混頻、分頻、倍頻、放大、濾波、PLL技術(shù)和DDS數(shù)字合成技術(shù),最終實(shí)現(xiàn)了帶寬為5GHz應(yīng)用在Ka波段的毫米波信號(hào)輸出。該設(shè)備頻點(diǎn)間的最小轉(zhuǎn)換時(shí)間為7.5ns,典型雜散抑制優(yōu)于-45d Bc,功率平坦度典型值優(yōu)于±1.5d B,輸出功率大于12d Bm,并且可以靈活配置功放實(shí)現(xiàn)功率再放大。4、研究設(shè)計(jì)了雙層槽間隙波導(dǎo)傳輸結(jié)構(gòu)和高增益喇叭天線。雙層槽間隙波導(dǎo)傳輸結(jié)構(gòu)與傳統(tǒng)的單層槽間隙波導(dǎo)傳輸結(jié)構(gòu)相比,釘子高度降低到原來(lái)的一半,更加有利于加工制造。基于雙層槽間隙波導(dǎo)傳輸結(jié)構(gòu)設(shè)計(jì)的高增益喇叭天線,帶寬為41%（26.5-40GHz）,全頻段最大增益為13.3d Bi。為了進(jìn)一步改善阻抗匹配和輻射特性,后續(xù)在雙層釘板間隙中添加了梯形介質(zhì)板,使得在整個(gè)Ka頻段內(nèi),S11小于-12.5dB,增益為12-15d Bi,前后比大于21dB,所設(shè)計(jì)的槽間隙波導(dǎo)喇叭天線增益和前后比優(yōu)于目前同頻段天線。
馮歡[4]（2020）在《可快速調(diào)頻的高穩(wěn)定度頻率合成技術(shù)研究》文中指出微波檢測(cè)具有不易受環(huán)境影響、頻帶寬、穿透能力強(qiáng)和抗低頻干擾等優(yōu)點(diǎn),在諸多領(lǐng)域有著廣泛的應(yīng)用。頻率源作為微波檢測(cè)系統(tǒng)的核心組成部分,其性能優(yōu)劣直接關(guān)系到微波檢測(cè)系統(tǒng)的質(zhì)量高低。隨著微波檢測(cè)系統(tǒng)的應(yīng)用場(chǎng)景越來(lái)越復(fù)雜,檢測(cè)精度等性能的要求也越來(lái)越高,對(duì)頻率源的頻率分辨率、頻率調(diào)節(jié)速率與頻率穩(wěn)定度的要求也越來(lái)越高。本文針對(duì)頻率分辨率、頻率調(diào)節(jié)速率和頻率穩(wěn)定度三項(xiàng)性能指標(biāo)難以兼顧的問(wèn)題,展開了可快速調(diào)頻的高穩(wěn)定度頻率合成技術(shù)研究,制定了直接數(shù)字頻率合成器驅(qū)動(dòng)鎖相環(huán)的技術(shù)方案。在制定的技術(shù)方案基礎(chǔ)上,通過(guò)對(duì)頻率調(diào)節(jié)速率與頻率穩(wěn)定度進(jìn)行理論分析與仿真,實(shí)現(xiàn)了可快速調(diào)頻的高穩(wěn)定度頻率源,并完成了實(shí)驗(yàn)驗(yàn)證。本文的主要研究?jī)?nèi)容包括:1)可快速調(diào)頻的高穩(wěn)定度頻率合成方案研究。針對(duì)高頻率分辨率、高頻率調(diào)節(jié)速率與高穩(wěn)定度頻率源的研究目標(biāo),對(duì)各種類型的頻率源設(shè)計(jì)方法進(jìn)行分析,研究設(shè)計(jì)出同時(shí)滿足頻率分辨率、頻率調(diào)節(jié)速率和頻率穩(wěn)定度三項(xiàng)性能指標(biāo)的頻率源,并制定了具體頻率合成方案。2)高動(dòng)態(tài)性能頻率合成技術(shù)研究。頻率源的動(dòng)態(tài)性能是指頻率調(diào)節(jié)速率,高動(dòng)態(tài)性能頻率源即能夠?qū)崿F(xiàn)快速頻率調(diào)節(jié)。本文以系統(tǒng)輸出信號(hào)的正弦頻率調(diào)制速率來(lái)表征系統(tǒng)的頻率調(diào)節(jié)速率,分析了鎖相環(huán)對(duì)正弦頻率調(diào)制信號(hào)的跟蹤性能,進(jìn)行了鎖相環(huán)穩(wěn)態(tài)跟蹤誤差分析、鎖相環(huán)跟蹤穩(wěn)態(tài)極限、不同環(huán)路濾波器類型的鎖相環(huán)穩(wěn)態(tài)誤差分析及頻率調(diào)節(jié)速率的極限估計(jì)。最終得到頻率調(diào)節(jié)速率主要受輸出峰值頻率偏移、環(huán)路濾波器類型和鑒相器類型影響的結(jié)論,確定了跟蹤性能最優(yōu)的環(huán)路濾波器類型與鎖定范圍最寬的鑒相器類型。3)高穩(wěn)定度頻率合成技術(shù)研究。該部分對(duì)系統(tǒng)輸出頻率信號(hào)的頻率穩(wěn)定度進(jìn)行了理論分析,找出了影響相位噪聲與雜散的因素,得出了直接數(shù)字頻率合成器輸出雜散取決于歸一化頻率、鎖相環(huán)的相位噪聲性能主要取決于環(huán)路帶寬和阻尼系數(shù)的結(jié)論。最終根據(jù)結(jié)論,確定了參考頻率基準(zhǔn)生成方案、找到了 DDS頻譜純度的改善方法與鎖相環(huán)相位噪聲的抑制方法。上述研究?jī)?nèi)容最后通過(guò)搭建實(shí)驗(yàn)平臺(tái),對(duì)實(shí)驗(yàn)樣機(jī)進(jìn)行性能測(cè)試來(lái)驗(yàn)證。測(cè)試結(jié)果表明,系統(tǒng)能夠達(dá)到很高的頻率分辨率,具有快速頻率調(diào)節(jié)能力并且具有高頻率穩(wěn)定度。
何昊[5]（2020）在《雷達(dá)目標(biāo)模擬器快速測(cè)頻模塊設(shè)計(jì)》文中認(rèn)為雷達(dá)目標(biāo)模擬器作為一種典型的雷達(dá)測(cè)試儀器,對(duì)于驗(yàn)證雷達(dá)的目標(biāo)分辨能力、多目標(biāo)實(shí)時(shí)處理等功能具有重要作用,并能夠縮短雷達(dá)研發(fā)周期,節(jié)省研制成本。隨著電子技術(shù)的發(fā)展,雷達(dá)目標(biāo)信號(hào)從固定的載頻脈沖信號(hào)發(fā)展為具有寬帶、捷變頻等特性的多種制式信號(hào),為了適應(yīng)這種發(fā)展趨勢(shì),需要配置頻率引導(dǎo)單元,即測(cè)頻模塊來(lái)對(duì)雷達(dá)載頻進(jìn)行快速精確測(cè)量,并根據(jù)測(cè)頻信息配置捷變頻單元使其輸出頻率與雷達(dá)工作頻率相對(duì)應(yīng),實(shí)現(xiàn)目標(biāo)快速鎖定和跟蹤功能。本論文在實(shí)現(xiàn)雷達(dá)目標(biāo)模擬信號(hào)載波頻率快速高精度測(cè)量基礎(chǔ)上,增加了捷變本振單元,實(shí)現(xiàn)“測(cè)頻+頻率計(jì)算+頻率合成”全功能覆蓋,同時(shí)將捷變本振輸出信號(hào)作為二次下變頻的參考信號(hào),與中頻信號(hào)進(jìn)行混頻得到基帶信號(hào),從而降低對(duì)后級(jí)模數(shù)轉(zhuǎn)換器的性能要求。本論文的主要研究?jī)?nèi)容包括:比較了基于寬帶采樣和直接頻率分頻測(cè)量?jī)煞N方法的優(yōu)缺點(diǎn),分析了對(duì)于不同載波（連續(xù)波、脈沖波等）頻率的測(cè)量方法;討論了頻率合成的幾種主流方法并分析其對(duì)捷變頻時(shí)間的影響,結(jié)合課題實(shí)際要求,確定了基于TDC+FPGA+DDS的硬件實(shí)現(xiàn)方案。針對(duì)測(cè)頻單元和捷變頻單元的關(guān)鍵指標(biāo)對(duì)硬件進(jìn)行選型,給出了RF信號(hào)增益自動(dòng)控制單元、多級(jí)分頻器單元、TDC測(cè)量單元、DDS+PLL捷變頻等電路的詳細(xì)硬件設(shè)計(jì)方案,并設(shè)計(jì)了相應(yīng)的電源轉(zhuǎn)換電路。研究了DDS與PLL混頻后產(chǎn)生的諧波和雜散對(duì)輸出信號(hào)的影響,使用Genesys等仿真軟件進(jìn)行仿真驗(yàn)證,設(shè)計(jì)了頻率合成方案;研究了在FPGA內(nèi)部完成測(cè)頻數(shù)據(jù)接收處理和頻率控制字合成等功能的實(shí)現(xiàn)方案,基于ISE14.7平臺(tái)進(jìn)行FPGA軟件開發(fā),完成了對(duì)TDC、DDS、PLL等硬件的邏輯設(shè)計(jì)。根據(jù)設(shè)計(jì)方案實(shí)現(xiàn)了測(cè)頻模塊硬件實(shí)物制作和調(diào)試,使用示波器、頻譜儀、信號(hào)發(fā)生器等儀器對(duì)硬件電路進(jìn)行實(shí)際功能測(cè)試,驗(yàn)證其在測(cè)頻精度、頻率轉(zhuǎn)換時(shí)間等關(guān)鍵指標(biāo)是否滿足設(shè)計(jì)要求。通過(guò)實(shí)際測(cè)試結(jié)果表明,對(duì)于輸入頻率在100MHz-2GHz,動(dòng)態(tài)范圍40dB的輸入信號(hào)能夠?qū)崿F(xiàn)誤差小于1MHz的頻率快速測(cè)量,并實(shí)現(xiàn)了1.2μs以內(nèi)的頻率捷變功能。通過(guò)本次設(shè)計(jì)為后續(xù)進(jìn)行寬帶雷達(dá)目標(biāo)模擬器研制打下堅(jiān)實(shí)基礎(chǔ)。
鄭明青[6]（2019）在《通信模擬器收發(fā)信機(jī)射頻設(shè)備變頻器單元設(shè)計(jì)與實(shí)現(xiàn)》文中研究表明無(wú)線通信近年來(lái)取得了迅速發(fā)展和廣泛應(yīng)用,對(duì)無(wú)線電波的監(jiān)測(cè)需求也越來(lái)越突出。針對(duì)某型號(hào)全頻段監(jiān)測(cè)設(shè)備研制項(xiàng)目需求,論文采用理論分析及產(chǎn)品試驗(yàn)等方法,深入研究了通信模擬器收發(fā)信機(jī)中射頻設(shè)備變頻器單元的設(shè)計(jì)與實(shí)現(xiàn)。論文首先簡(jiǎn)述了項(xiàng)目的背景及研究意義,全面分析了收發(fā)信機(jī)射頻設(shè)備的技術(shù)指標(biāo)需求及設(shè)計(jì)思路。針對(duì)全頻段收發(fā)的指標(biāo)要求,以及頻率合成器所需的寬帶高分辨率頻率輸出、極快的跳頻速度、優(yōu)秀的相位噪聲和雜散抑制等指標(biāo),論文綜合分析和比較了多種頻率合成器方案,綜合考慮性能與結(jié)構(gòu)（復(fù)雜度）,選取DDS+PLL方案完成設(shè)計(jì)任務(wù)。本文針對(duì)鎖相環(huán)（PLL）及直接數(shù)字頻率合成器（DDS）,分別提出了有源及無(wú)源環(huán)路濾波器設(shè)計(jì)算法以及DDS雜散評(píng)估算法,并通過(guò)理論分析和產(chǎn)品試驗(yàn)進(jìn)行了驗(yàn)證。最終設(shè)計(jì)完成的變頻器單元經(jīng)測(cè)試,全面達(dá)到了預(yù)期的性能指標(biāo)要求。
劉志強(qiáng)[7]（2019）在《高性能微波頻率源與毫米波FMCW射頻前端關(guān)鍵技術(shù)研究》文中提出微波毫米波頻率源是雷達(dá)、通信、電子對(duì)抗和測(cè)試測(cè)量設(shè)備等電子系統(tǒng)中必不可少的關(guān)鍵部件,其相位噪聲特性、雜散抑制性能和掃頻線性度等指標(biāo)對(duì)系統(tǒng)性能有著重要影響。隨著系統(tǒng)射頻前端向更高頻段和更寬帶寬的方向發(fā)展,對(duì)頻率源的性能提出了更高要求。本文以實(shí)現(xiàn)高性能微波頻率源和毫米波射頻前端為目標(biāo),研究了基于Delta-Sigma調(diào)制器（Delta-Sigma Modulator,DSM）的寬帶小數(shù)N分頻鎖相環(huán)（Phase-Locked Loop,PLL）、直接數(shù)字頻率合成器（Direct Digital Synthesizer,DDS）、DDS驅(qū)動(dòng)PLL的高線性度掃頻源、低相位噪聲的混頻PLL等頻率源,以及毫米波調(diào)頻連續(xù)波（Frequency-Modulated Continuous Wave,FMCW）射頻前端中的相關(guān)理論問(wèn)題和關(guān)鍵技術(shù),對(duì)頻率源掃頻狀態(tài)下的相位噪聲理論模型、掃頻線性度精確測(cè)量方法、雜散抑制技術(shù)、頻率源相位噪聲和掃頻線性度對(duì)射頻前端性能的影響,以及基于相參本振源的毫米波射頻前端中相位噪聲抵消效應(yīng)等方面進(jìn)行了深入的分析和研究。本文主要進(jìn)展包括以下內(nèi)容:1、應(yīng)用線性時(shí)不變連續(xù)時(shí)間模型（Linear Time Invariant Continuous Time Model,LTI-CTM）,建立了基于高階有源環(huán)路濾波器的DSM寬帶小數(shù)N分頻PLL在線性掃頻狀態(tài)下的相位噪聲理論模型。將環(huán)路濾波器的傳遞函數(shù)和線性掃頻穩(wěn)態(tài)條件相結(jié)合,得到了PLL線性掃頻穩(wěn)態(tài)相位誤差與環(huán)路參數(shù)的函數(shù)關(guān)系,將傳統(tǒng)的基于低階無(wú)源環(huán)路濾波的PLL的穩(wěn)態(tài)相位誤差理論模型推廣應(yīng)用到了寬帶掃頻源中更加常用的基于三階、四階有源環(huán)路濾波器的PLL的相位噪聲分析,得出了在給定穩(wěn)態(tài)相位誤差情況下掃頻斜率和環(huán)路參數(shù)應(yīng)滿足的條件。設(shè)計(jì)了基于DSM小數(shù)N分頻PLL技術(shù)的雙頻X波段頻率源和C波段寬帶掃頻源,對(duì)其相位噪聲、雜散抑制等指標(biāo)進(jìn)行了仿真、測(cè)試與分析。測(cè)量了寬帶線性掃頻狀態(tài)下不同電荷泵增益和掃頻斜率時(shí)的小數(shù)N分頻PLL分頻端口輸出信號(hào)的相位噪聲,驗(yàn)證了關(guān)于掃頻狀態(tài)下相位噪聲的理論模型。2、提出了一種分段采樣并結(jié)合數(shù)字域Weaver接收機(jī)架構(gòu)信號(hào)處理方案的寬帶線性掃頻信號(hào)線性度的精確測(cè)量方法。該方法采用下變頻技術(shù),通過(guò)切換本振頻率將高頻寬帶線性掃頻信號(hào)變換為可直接采樣的中頻掃頻信號(hào),在掃頻同步信號(hào)和延時(shí)采樣觸發(fā)信號(hào)的控制下,對(duì)指定時(shí)間長(zhǎng)度的掃頻信號(hào)采樣,在數(shù)字域擬合出與采樣信號(hào)掃頻斜率相同的理想線性掃頻信號(hào)作為Weaver接收機(jī)的第一本振,采樣信號(hào)經(jīng)過(guò)數(shù)字混頻后變換為近似于點(diǎn)頻的低中頻信號(hào),解決了寬帶掃頻信號(hào)的濾波和鏡頻干擾抑制問(wèn)題,降低了幅度噪聲和雜散對(duì)瞬時(shí)頻率解調(diào)精度的影響,理論分析和仿真結(jié)果表明了該測(cè)量方法的準(zhǔn)確性和可靠性。為進(jìn)行實(shí)驗(yàn)驗(yàn)證,設(shè)計(jì)了高線性度的DDS和DDS驅(qū)動(dòng)的寬帶整數(shù)分頻PLL電路,實(shí)驗(yàn)結(jié)果表明頻率步進(jìn)、時(shí)間步進(jìn)和掃頻斜率是影響掃頻線性度的重要因素。上述方法還應(yīng)用于測(cè)量基于DSM的寬帶小數(shù)N分頻PLL的掃頻線性度,考察了環(huán)路帶寬、電荷泵增益和掃頻斜率對(duì)線性度的影響。本文所提出的線性度測(cè)量方法為線性FMCW雷達(dá)研制生產(chǎn)提供了一種低成本、簡(jiǎn)單實(shí)用、高精度的線性度測(cè)量手段。3、在全面分析頻率源和射頻收發(fā)系統(tǒng)中的常見(jiàn)雜散來(lái)源的基礎(chǔ)上,研究了包括優(yōu)化頻率分配和PLL環(huán)路帶寬、帶通/帶阻濾波、吸收型濾波、優(yōu)化射頻方案等多種技術(shù)手段相結(jié)合的雜散抑制方法,為后續(xù)研制高性能雷達(dá)、通信系統(tǒng)等提供了豐富、靈活的技術(shù)手段。為了減小傳統(tǒng)波導(dǎo)濾波器的體積且便于與平面電路集成,基于空氣填充基片集成波導(dǎo)（Air-Filled Substrate Integrated Waveguide,AFSIW）,設(shè)計(jì)了多款新型的高性能濾波器及過(guò)渡電路。此外,基于高品質(zhì)因數(shù)的AFSIW諧振器設(shè)計(jì)了一款低相位噪聲振蕩器,由于消除了諧振器內(nèi)部的介質(zhì)損耗,實(shí)現(xiàn)了比傳統(tǒng)SIW振蕩器低約10d B的相位噪聲指標(biāo)。4、深入研究了基于相參本振源架構(gòu)的FMCW雷達(dá)系統(tǒng)的相位噪聲對(duì)消機(jī)理,提出了包含本振源相位噪聲與射頻鏈路附加相位噪聲的完整的相位噪聲分析模型,詳細(xì)分析了系統(tǒng)中各節(jié)點(diǎn)的相位噪聲特性及其抵消效應(yīng),討論了系統(tǒng)附加相位噪聲對(duì)接收機(jī)輸出信號(hào)相位噪聲的影響,為相參本振源設(shè)計(jì)和系統(tǒng)相位噪聲評(píng)估提供了理論依據(jù)。以短毫米波人體安檢主動(dòng)成像雷達(dá)為應(yīng)用背景,設(shè)計(jì)了一種采用混頻鎖相架構(gòu)的C波段低相位噪聲雙路頻率源,并成功應(yīng)用于W波段FMCW收發(fā)前端中。W波段收發(fā)前端的實(shí)測(cè)相位噪聲抵消比達(dá)到了17 d B以上,驗(yàn)證了所建立的相位噪聲模型及理論分析結(jié)果。5、針對(duì)機(jī)場(chǎng)跑道外來(lái)物（Foreign Object Debris,FOD）檢測(cè)雷達(dá)的應(yīng)用需求,提出了一種以寬帶DSM小數(shù)N分頻PLL為掃頻源的W波段FMCW雷達(dá)射頻前端的系統(tǒng)設(shè)計(jì)方案。根據(jù)等效全向輻射功率（Equivalent Isotropically Radiated Power,EIRP）、探測(cè)距離、FOD的雷達(dá)散射截面積（Radar-Cross Section,RCS）和分辨率等系統(tǒng)指標(biāo),確定了發(fā)射功率、接收靈敏度、接收輸入功率范圍等射頻鏈路關(guān)鍵技術(shù)指標(biāo)。在深入分析頻率源相位噪聲和掃頻線性度對(duì)FMCW雷達(dá)系統(tǒng)性能影響的基礎(chǔ)上,確定了基于DSM小數(shù)N分頻PLL的點(diǎn)頻源和三角波調(diào)制線性掃頻源的方案與相關(guān)指標(biāo)。進(jìn)行了射頻前端詳細(xì)方案設(shè)計(jì),研制了關(guān)鍵電路模塊并完成了系統(tǒng)集成與測(cè)試,系統(tǒng)具備自檢、狀態(tài)監(jiān)測(cè)和接收保護(hù)能力。將射頻前端與天線系統(tǒng)集成,成功實(shí)現(xiàn)了FOD檢測(cè)雷達(dá)前端樣機(jī),并在實(shí)驗(yàn)室環(huán)境下完成了多種FOD樣品的探測(cè)。
段小莉[8]（2019）在《基于FPGA控制的低相噪捷變頻率源設(shè)計(jì)》文中研究表明在近現(xiàn)代,伴隨著科學(xué)技術(shù)的飛速發(fā)展,在電子對(duì)抗、雷達(dá)偵察、航天航空、無(wú)線通信、遙感遙測(cè)等領(lǐng)域,對(duì)頻率源合成技術(shù)以及快速跳變頻的技術(shù)要求也變得越來(lái)越高?，F(xiàn)階段的頻率源合成技術(shù)的性能指標(biāo)遠(yuǎn)達(dá)不到更高的性能要求,這也制約了我國(guó)在雷達(dá)偵查領(lǐng)域和超高速跳變頻通信領(lǐng)域的發(fā)展。目前,高頻段、高頻率穩(wěn)定度、寬頻帶、低相噪、低雜散、細(xì)步進(jìn)、超高速跳變頻及高輸出功率成為頻率源合成技術(shù)的目標(biāo)。本文在結(jié)構(gòu)上首先介紹了頻率源合成的三種技術(shù),它們分別是鎖相頻率合成技術(shù)、直接數(shù)字式（DDS）頻率合成技術(shù)和直接模擬式頻率合成技術(shù)。同時(shí),在對(duì)鎖相頻率、直接數(shù)字式（DDS）、直接模擬三種頻率源合成技術(shù)進(jìn)行了分析后,比較了他們各自的優(yōu)點(diǎn)和缺點(diǎn);結(jié)合三種頻率合成技術(shù)的優(yōu)缺點(diǎn)研究了DDS激勵(lì)鎖相頻率（PLL）合成、DDS與PLL環(huán)外混頻和下變頻鎖相三種混合式頻率合成方案的應(yīng)用特點(diǎn),然后介紹了DDS技術(shù)的工作原理、基本組成結(jié)構(gòu),DDS技術(shù)的相噪分析以及幅度相位、模數(shù)轉(zhuǎn)換、時(shí)鐘等因素對(duì)DDS雜散的影響分析。接著根據(jù)課題的實(shí)際以及相關(guān)技術(shù)指標(biāo)的要求,對(duì)頻率源系統(tǒng)方案進(jìn)行設(shè)計(jì),給出了課題的幾種不同設(shè)計(jì)方案。通過(guò)過(guò)對(duì)幾種不同方案的比選,分析它們各自的優(yōu)缺點(diǎn),最后采用了DDS+PLL的頻率合成方法,這種方案充分結(jié)合了兩者的優(yōu)點(diǎn),利用了DDS極高的頻率分辨率、細(xì)步進(jìn)、相位噪聲低、頻率變化快并且控制容易等優(yōu)點(diǎn)與鎖相環(huán)路（PLL）良好的跟蹤及濾波特性相結(jié)合,并利用FPGA對(duì)DDS芯片功能引腳的控制,實(shí)現(xiàn)DDS在時(shí)鐘的控制下輸出不同的頻率,從而使得鎖相環(huán)路輸出不同的頻率,并保持一定的時(shí)間后繼續(xù)轉(zhuǎn)到下一個(gè)頻率,很好地實(shí)現(xiàn)了捷變頻。在軟件功能實(shí)現(xiàn)方面對(duì)DDS的硬件電路中所使用的芯片進(jìn)行了選擇,對(duì)時(shí)鐘信號(hào)、外圍電路等模塊進(jìn)行了設(shè)計(jì),同時(shí)對(duì)DDS的PCB版圖的布局布線進(jìn)行了合理的設(shè)計(jì)。最后對(duì)FPGA與AD9910通信控制的軟件進(jìn)行設(shè)計(jì)開發(fā),并進(jìn)行系統(tǒng)測(cè)試,完成項(xiàng)目的要求。
曾炳超[9]（2019）在《1-620MHz數(shù)字信號(hào)發(fā)生器設(shè)計(jì)與研究》文中研究指明核磁共振技術(shù)的發(fā)明是人類科學(xué)史上的一個(gè)重大突破。磁共振譜儀作為核磁共振技術(shù)的研究平臺(tái),發(fā)揮著舉足輕重的作用。隨著核磁共振技術(shù)的發(fā)展,小型化高分辨率核磁共振譜儀的研究越來(lái)越受到重視。信號(hào)發(fā)生器是磁共振譜儀的核心部件之一,而且現(xiàn)有的核磁共振譜儀設(shè)備龐大。因此,小型化、高分辨率的信號(hào)發(fā)生器技術(shù)的研究具有非常重要的意義。本文以小型化寬帶數(shù)字可調(diào)信號(hào)發(fā)生器為研究課題,提出了直接數(shù)字頻率合成技術(shù)（DDS）激勵(lì)鎖相環(huán)頻率合成技術(shù)（PLL）,采用分段輸出的方法,研發(fā)了小型化、高帶寬、高分辨率、高穩(wěn)定的信號(hào)發(fā)生器。首先介紹了現(xiàn)有的各種頻率合成技術(shù),分析其中各方法優(yōu)缺點(diǎn),選用DDS激勵(lì)PLL技術(shù)。其次,確定了信號(hào)發(fā)生器設(shè)計(jì)的具體方案,本文設(shè)計(jì)的信號(hào)發(fā)生器包括DDS模塊、PLL模塊、可編程濾波模塊、衰減器模塊、人機(jī)交互電路模塊和射頻開關(guān)模塊。STM32單片機(jī)作為系統(tǒng)的主控,4*5按鍵電路作為輸入,OLED顯示屏作為顯示。接下來(lái)對(duì)信號(hào)發(fā)生器各個(gè)子模塊進(jìn)行了詳細(xì)的介紹與分析,先是對(duì)模塊所需芯片進(jìn)行選型,然后分別從硬件和軟件方面進(jìn)行設(shè)計(jì)。介紹了以太網(wǎng)通信,通過(guò)STM32自帶的LAN8720芯片利用LWIP協(xié)議棧實(shí)現(xiàn)信號(hào)發(fā)生器與計(jì)算機(jī)之間的通信。通過(guò)對(duì)整個(gè)信號(hào)發(fā)生器的輸出信號(hào)的測(cè)試與分析,在頻率精度、相位噪聲、雜散水平和諧波分量四個(gè)方面與國(guó)外的安捷倫信號(hào)發(fā)生器性能進(jìn)行對(duì)比,計(jì)算得知整個(gè)系統(tǒng)的輸出信號(hào)各項(xiàng)指標(biāo)達(dá)到了要求。最后,文末對(duì)本文的工作進(jìn)行了總結(jié),分析不足并期待改進(jìn)。
李沅鵬[10]（2019）在《X波段低相噪低雜散頻率源研究與設(shè)計(jì)》文中研究說(shuō)明頻率源作為雷達(dá)、通信和導(dǎo)航等電子系統(tǒng)中關(guān)鍵部件之一,其性能直接影響電子系統(tǒng)的整體性能。隨著電子信息領(lǐng)域的快速發(fā)展,各種通信系統(tǒng)對(duì)于頻率源的性能指標(biāo)需求更高。低相噪、高頻率、寬帶寬、高功率、低雜散、捷變頻、小步進(jìn)和小型化是頻率源設(shè)計(jì)的理想化目標(biāo)。為了實(shí)現(xiàn)便攜式W波段固態(tài)測(cè)云雷達(dá),本文根據(jù)該雷達(dá)需求設(shè)計(jì)了一款小型化X波段低相噪低雜散的頻率源,作為該雷達(dá)的“心臟”。首先,研究了目前國(guó)內(nèi)外對(duì)X波段及其他其他波段頻率源的研究現(xiàn)狀和發(fā)展情況,對(duì)頻率源的功能應(yīng)用進(jìn)行了簡(jiǎn)要分析。并研究了頻率合成的各種實(shí)現(xiàn)方式、頻率源主要性能指標(biāo)及其對(duì)雷達(dá)系統(tǒng)的影響,詳細(xì)分析了其中的關(guān)鍵部分及各種實(shí)現(xiàn)方式優(yōu)缺點(diǎn)。其次,結(jié)合頻率源應(yīng)用背景及指標(biāo)要求,重點(diǎn)分析了DS、DDS及PLL這三種方法相混合的結(jié)構(gòu)及各自的優(yōu)缺點(diǎn)。確定了使用DDS激勵(lì)PLL的方案來(lái)實(shí)現(xiàn)小型化、寬帶、低相噪、低雜散的頻率源,并對(duì)整體設(shè)計(jì)方案進(jìn)行了結(jié)構(gòu)、芯片、相噪和雜散的可行性論證,分析方案是否滿足整體的設(shè)計(jì)指標(biāo)。再對(duì)整體系統(tǒng)進(jìn)行了功能模塊區(qū)域劃分以及腔體設(shè)計(jì)。簡(jiǎn)略介紹了各功能模塊關(guān)鍵芯片的使用方法,并綜合考慮大小、成本、電磁兼容等問(wèn)題合理設(shè)計(jì)PCB板。最后,對(duì)頻率源中各功能模塊及整體的性能進(jìn)行了測(cè)試,并對(duì)實(shí)測(cè)結(jié)果詳細(xì)分析。同時(shí)也對(duì)設(shè)計(jì)過(guò)程中遇到的問(wèn)題進(jìn)行了評(píng)估分析,也提出了后續(xù)測(cè)試方案的改進(jìn)。通過(guò)最終進(jìn)行整機(jī)測(cè)試,實(shí)現(xiàn)了輸出8.59.5GHz頻率信號(hào),輸出功率大于10dBm,在9.5GHz,相位噪聲為-110.86dBc/Hz@10kHz,雜散抑制大于50dBc,頻率分辨率小于10Hz,實(shí)現(xiàn)了小型化、寬帶、低相噪、低雜散頻率源的研究與設(shè)計(jì)。
二、對(duì)DDS+PLL方案實(shí)現(xiàn)短波頻段頻率合成技術(shù)的研究（論文開題報(bào)告）
（1）論文研究背景及目的
此處內(nèi)容要求：
首先簡(jiǎn)單簡(jiǎn)介論文所研究問(wèn)題的基本概念和背景，再而簡(jiǎn)單明了地指出論文所要研究解決的具體問(wèn)題，并提出你的論文準(zhǔn)備的觀點(diǎn)或解決方法。
寫法范例：
本文主要提出一款精簡(jiǎn)64位RISC處理器存儲(chǔ)管理單元結(jié)構(gòu)并詳細(xì)分析其設(shè)計(jì)過(guò)程。在該MMU結(jié)構(gòu)中,TLB采用叁個(gè)分離的TLB,TLB采用基于內(nèi)容查找的相聯(lián)存儲(chǔ)器并行查找,支持粗粒度為64KB和細(xì)粒度為4KB兩種頁(yè)面大小,采用多級(jí)分層頁(yè)表結(jié)構(gòu)映射地址空間,并詳細(xì)論述了四級(jí)頁(yè)表轉(zhuǎn)換過(guò)程,TLB結(jié)構(gòu)組織等。該MMU結(jié)構(gòu)將作為該處理器存儲(chǔ)系統(tǒng)實(shí)現(xiàn)的一個(gè)重要組成部分。
（2）本文研究方法
調(diào)查法：該方法是有目的、有系統(tǒng)的搜集有關(guān)研究對(duì)象的具體信息。
觀察法：用自己的感官和輔助工具直接觀察研究對(duì)象從而得到有關(guān)信息。
實(shí)驗(yàn)法：通過(guò)主支變革、控制研究對(duì)象來(lái)發(fā)現(xiàn)與確認(rèn)事物間的因果關(guān)系。
文獻(xiàn)研究法：通過(guò)調(diào)查文獻(xiàn)來(lái)獲得資料，從而全面的、正確的了解掌握研究方法。
實(shí)證研究法：依據(jù)現(xiàn)有的科學(xué)理論和實(shí)踐的需要提出設(shè)計(jì)。
定性分析法：對(duì)研究對(duì)象進(jìn)行“質(zhì)”的方面的研究，這個(gè)方法需要計(jì)算的數(shù)據(jù)較少。
定量分析法：通過(guò)具體的數(shù)字，使人們對(duì)研究對(duì)象的認(rèn)識(shí)進(jìn)一步精確化。
跨學(xué)科研究法：運(yùn)用多學(xué)科的理論、方法和成果從整體上對(duì)某一課題進(jìn)行研究。
功能分析法：這是社會(huì)科學(xué)用來(lái)分析社會(huì)現(xiàn)象的一種方法，從某一功能出發(fā)研究多個(gè)方面的影響。
模擬法：通過(guò)創(chuàng)設(shè)一個(gè)與原型相似的模型來(lái)間接研究原型某種特性的一種形容方法。
三、對(duì)DDS+PLL方案實(shí)現(xiàn)短波頻段頻率合成技術(shù)的研究（論文提綱范文）
（1）軟件定義多通道相參信號(hào)合成架構(gòu)的研究（論文提綱范文）
| 摘要 |
| abstract |
| 縮略詞表 |
| 第一章 緒論 |
| 1.1 研究工作的背景與意義 |
| 1.2 國(guó)內(nèi)外研究歷史與現(xiàn)狀 |
| 1.2.1 信號(hào)源的國(guó)內(nèi)外研究現(xiàn)狀 |
| 1.2.2 軟件定義架構(gòu)的國(guó)內(nèi)外研究現(xiàn)狀 |
| 1.2.3 軟件定義多通道相參信號(hào)合成的國(guó)內(nèi)外研究現(xiàn)狀 |
| 1.3 本文的主要研究?jī)?nèi)容與貢獻(xiàn) |
| 1.4 本論文的結(jié)構(gòu)安排 |
| 第二章 軟件定義多通道相參信號(hào)合成相關(guān)理論 |
| 2.1 鎖相信號(hào)合成技術(shù)理論 |
| 2.1.1 PLL原理 |
| 2.1.2 PLL相位噪聲分析 |
| 2.2 直接數(shù)字信號(hào)合成技術(shù)理論 |
| 2.2.1 直接數(shù)字信號(hào)合成器原理 |
| 2.2.2 直接數(shù)字信號(hào)合成器相位噪聲分析 |
| 2.3 信號(hào)合成器連接組件 |
| 2.3.1 倍頻器 |
| 2.3.2 分頻器 |
| 2.3.3 混頻器 |
| 2.4 軟件定義多通道相參信號(hào)合成理論 |
| 2.5 本章小結(jié) |
| 第三章 多通道相參信號(hào)合成架構(gòu)建模與仿真 |
| 3.1 建立仿真模型 |
| 3.1.1 PLL仿真模型 |
| 3.1.2 DDS仿真模型 |
| 3.1.3 倍頻器和混頻器仿真模型 |
| 3.1.4 分頻器的仿真模型 |
| 3.2 仿真結(jié)果分析 |
| 3.2.1 PLL仿真結(jié)果分析 |
| 3.2.2 DDS仿真結(jié)果分析 |
| 3.2.3 混頻器和倍頻器仿真結(jié)果分析 |
| 3.2.4 分頻器仿真結(jié)果分析 |
| 3.3 多通道相參信號(hào)合成架構(gòu)分析 |
| 3.3.1 DDS驅(qū)動(dòng)PLL架構(gòu) |
| 3.3.2 DDS+PLL環(huán)內(nèi)混頻架構(gòu) |
| 3.3.3 DDS+整數(shù)PLL環(huán)外混頻架構(gòu) |
| 3.3.4 環(huán)外混頻架構(gòu)的改進(jìn)方案 |
| 3.4 本章小結(jié) |
| 第四章 軟件定義多通道相參信號(hào)合成架構(gòu)設(shè)計(jì) |
| 4.1 軟件定義相參信號(hào)合成架構(gòu)整體設(shè)計(jì) |
| 4.2 軟件定義信號(hào)合成架構(gòu)自動(dòng)化方法 |
| 4.3 軟件定義多通道相參信號(hào)合成架構(gòu)設(shè)計(jì) |
| 4.3.1 DDS驅(qū)動(dòng)PLL架構(gòu)參數(shù)計(jì)算 |
| 4.3.2 DDS+PLL環(huán)內(nèi)混頻架構(gòu)參數(shù)計(jì)算 |
| 4.3.3 DDS+整數(shù)PLL環(huán)外混頻架構(gòu)參數(shù)計(jì)算 |
| 4.4 本章小結(jié) |
| 第五章 軟件定義多通道相參信號(hào)合成架構(gòu)測(cè)試分析 |
| 5.1 軟件定義信號(hào)合成架構(gòu)應(yīng)用層軟件介紹 |
| 5.2 軟件定義信號(hào)合成架構(gòu)單通道模式測(cè)試分析 |
| 5.2.1 手動(dòng)輸入?yún)?shù)模式 |
| 5.2.2 自動(dòng)計(jì)算參數(shù)模式 |
| 5.3 軟件定義多通道相參信號(hào)合成架構(gòu)的測(cè)試分析 |
| 5.3.1 DDS驅(qū)動(dòng)PLL架構(gòu) |
| 5.3.2 DDS+PLL環(huán)內(nèi)混頻架構(gòu) |
| 5.3.3 DDS+整數(shù)PLL環(huán)外混頻架構(gòu) |
| 5.3.4 環(huán)外混頻架構(gòu)改進(jìn)方案 |
| 5.4 本章小結(jié) |
| 第六章 全文總結(jié)與展望 |
| 6.1 全文總結(jié) |
| 6.2 后續(xù)工作展望 |
| 致謝 |
| 參考文獻(xiàn) |
| 攻讀碩士學(xué)位期間取得的成果 |
（2）低抖動(dòng)寬頻時(shí)鐘合成模塊設(shè)計(jì)（論文提綱范文）
| 摘要 |
| abstract |
| 第一章 緒論 |
| 1.1 研究背景與意義 |
| 1.2 國(guó)內(nèi)外研究現(xiàn)狀 |
| 1.3 主要工作與結(jié)構(gòu)安排 |
| 第二章 時(shí)鐘抖動(dòng)技術(shù)研究 |
| 2.1 抖動(dòng)的分類 |
| 2.1.1 抖動(dòng)的定義 |
| 2.1.2 抖動(dòng)的分類方法 |
| 2.2 抖動(dòng)與相噪的關(guān)系 |
| 2.2.1 相位噪聲的定義 |
| 2.2.2 抖動(dòng)與相噪的關(guān)系 |
| 2.3 本章小結(jié) |
| 第三章 低抖動(dòng)寬頻時(shí)鐘合成方案設(shè)計(jì) |
| 3.1 時(shí)鐘合成需求分析 |
| 3.1.1 時(shí)鐘信號(hào)的技術(shù)指標(biāo) |
| 3.1.2 課題技術(shù)指標(biāo) |
| 3.1.3 課題技術(shù)指標(biāo)需求分析 |
| 3.2 時(shí)鐘合成方法研究 |
| 3.2.1 直接數(shù)字頻率合成技術(shù) |
| 3.2.2 鎖相合成技術(shù) |
| 3.3 時(shí)鐘合成方案設(shè)計(jì) |
| 3.3.1 寬頻帶時(shí)鐘合成方案對(duì)比 |
| 3.3.2 低抖動(dòng)時(shí)鐘實(shí)現(xiàn)方案設(shè)計(jì) |
| 3.3.3 低抖動(dòng)高分辨率寬頻時(shí)鐘合成方案分析與設(shè)計(jì) |
| 3.3.4 關(guān)鍵問(wèn)題分析 |
| 3.4 本章小結(jié) |
| 第四章 時(shí)鐘合成電路設(shè)計(jì)與實(shí)現(xiàn) |
| 4.1 時(shí)鐘合成電路設(shè)計(jì) |
| 4.1.1 時(shí)鐘指標(biāo)分配 |
| 4.1.2 信號(hào)源設(shè)計(jì) |
| 4.1.3 高分辨率環(huán)節(jié)設(shè)計(jì) |
| 4.1.4 雙鎖相環(huán)低抖動(dòng)實(shí)現(xiàn)環(huán)節(jié)設(shè)計(jì) |
| 4.1.5 輸出通道環(huán)節(jié) |
| 4.2 輔助電路設(shè)計(jì) |
| 4.2.1 電源模塊設(shè)計(jì) |
| 4.2.2 控制電路設(shè)計(jì) |
| 4.2.3 PCB布局設(shè)計(jì) |
| 4.3 本章小結(jié) |
| 第五章 系統(tǒng)調(diào)試與測(cè)試 |
| 5.1 系統(tǒng)模塊調(diào)試 |
| 5.1.1 電源調(diào)試 |
| 5.1.2 控制模塊調(diào)試 |
| 5.1.3 信號(hào)流向分級(jí)調(diào)試 |
| 5.2 硬件系統(tǒng)指標(biāo)測(cè)試 |
| 5.2.1 抖動(dòng)的測(cè)試 |
| 5.2.2 時(shí)鐘分辨率和頻率準(zhǔn)確度測(cè)試 |
| 5.3 本章小結(jié) |
| 第六章 總結(jié)與展望 |
| 致謝 |
| 參考文獻(xiàn) |
（3）毫米波掃頻源與間隙波導(dǎo)天線研究（論文提綱范文）
| 摘要 |
| ABSTRACT |
| 第1章 緒論 |
| 1.1 研究背景及意義 |
| 1.2 信號(hào)源國(guó)內(nèi)外發(fā)展與研究現(xiàn)狀 |
| 1.3 間隙波導(dǎo)國(guó)內(nèi)外發(fā)展與研究現(xiàn)狀 |
| 1.4 本文主要工作和結(jié)構(gòu)安排 |
| 第2章 毫米波掃頻源和間隙波導(dǎo)基本理論 |
| 2.1 掃頻源的應(yīng)用與原理 |
| 2.1.1 線性調(diào)頻連續(xù)波雷達(dá)系統(tǒng)基本結(jié)構(gòu) |
| 2.1.2 線性調(diào)頻連續(xù)波雷達(dá)測(cè)距測(cè)速原理 |
| 2.2 基本頻率合成技術(shù) |
| 2.2.1 直接頻率合成技術(shù) |
| 2.2.2 鎖相式頻率合成技術(shù) |
| 2.2.3 直接數(shù)字式頻率合成技術(shù) |
| 2.2.4 混合式頻率合成技術(shù) |
| 2.3 掃頻源的主要性能指標(biāo)與分析 |
| 2.3.1 相位噪聲 |
| 2.3.2 雜散輸出 |
| 2.3.3 頻率轉(zhuǎn)換時(shí)間 |
| 2.3.4 其他指標(biāo) |
| 2.4 間隙波導(dǎo)基本結(jié)構(gòu)和分類 |
| 2.5 間隙波導(dǎo)高阻抗表面和銷釘型EBG單元 |
| 2.5.1 間隙波導(dǎo)高阻抗表面 |
| 2.5.2 銷釘型EBG單元 |
| 2.6 槽間隙波導(dǎo)電磁波傳輸理論 |
| 2.7 本章小結(jié) |
| 第3章 Ka波段寬帶掃頻源研究 |
| 3.1 課題設(shè)計(jì)指標(biāo)要求 |
| 3.2 掃頻源方案分析與設(shè)計(jì) |
| 3.2.1 掃頻率源整體設(shè)計(jì)方法分析 |
| 3.2.2 頻率規(guī)劃與設(shè)計(jì) |
| 3.3 掃頻源系統(tǒng)指標(biāo)估算 |
| 3.3.1 相噪指標(biāo)估算 |
| 3.3.2 雜散指標(biāo)估算 |
| 3.3.3 跳頻時(shí)間 |
| 3.4 方案實(shí)現(xiàn) |
| 3.4.1 時(shí)鐘源電路設(shè)計(jì) |
| 3.4.2 PLL倍頻鏈路設(shè)計(jì) |
| 3.4.3 DDS倍頻鏈路設(shè)計(jì) |
| 3.4.4 PLL和 DDS混頻鏈路設(shè)計(jì) |
| 3.5 實(shí)物測(cè)試與分析 |
| 3.5.1 實(shí)物圖 |
| 3.5.2 測(cè)試軟件使用流程 |
| 3.5.3 點(diǎn)頻測(cè)試結(jié)果 |
| 3.5.4 掃頻測(cè)試結(jié)果 |
| 3.5.5 本項(xiàng)目難點(diǎn)與創(chuàng)新點(diǎn) |
| 3.6 本章小結(jié) |
| 第4章 新型槽間隙波導(dǎo)喇叭天線研究 |
| 4.1 引言 |
| 4.2 雙層釘板槽間隙波導(dǎo)結(jié)構(gòu)設(shè)計(jì) |
| 4.3 基于雙層釘板槽間隙波導(dǎo)結(jié)構(gòu)的喇叭天線設(shè)計(jì) |
| 4.3.1 喇叭結(jié)構(gòu)設(shè)計(jì) |
| 4.3.2 背部隔板設(shè)計(jì) |
| 4.4 槽間隙波導(dǎo)喇叭天線性能測(cè)試 |
| 4.4.1 天線性能測(cè)試 |
| 4.4.2 天線改進(jìn)設(shè)計(jì)與性能測(cè)試 |
| 4.5 測(cè)試結(jié)果對(duì)比與分析 |
| 4.6 本章小結(jié) |
| 總結(jié)與展望 |
| 1 研究總結(jié) |
| 2 研究展望 |
| 參考文獻(xiàn) |
| 附錄 (攻讀碩士學(xué)位期間科研及獲獎(jiǎng)情況) |
| 致謝 |
（4）可快速調(diào)頻的高穩(wěn)定度頻率合成技術(shù)研究（論文提綱范文）
| 致謝 |
| 摘要 |
| Abstract |
| 1 緒論 |
| 1.1 論文研究背景 |
| 1.2 國(guó)內(nèi)外研究現(xiàn)狀 |
| 1.2.1 頻率源合成技術(shù)發(fā)展的國(guó)內(nèi)外現(xiàn)狀 |
| 1.2.2 頻率源性能研究的國(guó)內(nèi)外現(xiàn)狀 |
| 1.3 論文研究?jī)?nèi)容與意義 |
| 1.3.1 論文研究?jī)?nèi)容 |
| 1.3.2 論文研究意義 |
| 2 可快速調(diào)頻的高穩(wěn)定度頻率合成方案研究 |
| 2.1 頻率源類型對(duì)比分析 |
| 2.1.1 自激振蕩源類型分析 |
| 2.1.2 頻率合成器類型分析 |
| 2.2 混合式頻率合成方案研究 |
| 2.2.1 DDS激勵(lì)PLL結(jié)構(gòu) |
| 2.2.2 DDS內(nèi)插PLL結(jié)構(gòu) |
| 2.2.3 DDS和PLL環(huán)外混頻結(jié)構(gòu) |
| 2.3 本章小結(jié) |
| 3 高動(dòng)態(tài)性能頻率合成技術(shù)研究 |
| 3.1 快速頻率調(diào)節(jié)問(wèn)題分析 |
| 3.1.1 穩(wěn)態(tài)跟蹤誤差分析 |
| 3.1.2 跟蹤穩(wěn)態(tài)極限分析 |
| 3.2 鎖相環(huán)跟蹤性能提升研究 |
| 3.2.1 環(huán)路濾波器類型選擇 |
| 3.2.2 頻率調(diào)節(jié)速率的極限 |
| 3.3 本章小結(jié) |
| 4 高穩(wěn)定度頻率合成技術(shù)研究 |
| 4.1 高穩(wěn)定度頻率合成問(wèn)題分析 |
| 4.1.1 頻率穩(wěn)定度的影響因素分析 |
| 4.1.2 DDS輸出頻譜分析 |
| 4.1.3 鎖相環(huán)相位噪聲分析 |
| 4.2 高純度頻率合成方法研究 |
| 4.2.1 參考頻率基準(zhǔn)生成方案研究 |
| 4.2.2 DDS頻譜純度改善方法研究 |
| 4.2.3 鎖相環(huán)相位噪聲抑制方法研究 |
| 4.3 本章小結(jié) |
| 5 實(shí)驗(yàn)系統(tǒng)理論分析與實(shí)驗(yàn)驗(yàn)證 |
| 5.1 實(shí)驗(yàn)系統(tǒng)的理論分析 |
| 5.1.1 實(shí)驗(yàn)系統(tǒng)的頻率調(diào)節(jié)速率極限 |
| 5.1.2 實(shí)驗(yàn)系統(tǒng)的頻率穩(wěn)定度 |
| 5.2 實(shí)驗(yàn)?zāi)康?/td> |
| 5.3 實(shí)驗(yàn)環(huán)境 |
| 5.3.1 實(shí)驗(yàn)樣機(jī)制作 |
| 5.3.2 實(shí)驗(yàn)平臺(tái)搭建 |
| 5.4 實(shí)驗(yàn)流程與結(jié)果 |
| 5.4.1 頻率調(diào)節(jié)速率極限的測(cè)量 |
| 5.4.2 相位噪聲測(cè)量 |
| 5.4.3 雜散性能實(shí)驗(yàn)驗(yàn)證 |
| 5.4.4 頻率穩(wěn)定度實(shí)驗(yàn)驗(yàn)證 |
| 5.5 本章小結(jié) |
| 6 總結(jié)與展望 |
| 6.1 總結(jié) |
| 6.2 展望 |
| 參考文獻(xiàn) |
（5）雷達(dá)目標(biāo)模擬器快速測(cè)頻模塊設(shè)計(jì)（論文提綱范文）
| 摘要 |
| abstract |
| 第一章 緒論 |
| 1.1 研究背景與意義 |
| 1.2 國(guó)內(nèi)外研究歷史與現(xiàn)狀 |
| 1.3 本論文的主要研究?jī)?nèi)容和結(jié)構(gòu)安排 |
| 第二章 目標(biāo)模擬器快速測(cè)頻模塊整體方案設(shè)計(jì) |
| 2.1 頻率測(cè)量與頻率合成關(guān)鍵指標(biāo)分析 |
| 2.2 測(cè)頻模塊整體方案 |
| 2.2.1 快速測(cè)頻單元 |
| 2.2.2 捷變頻單元 |
| 2.2.3 整體方案設(shè)計(jì) |
| 2.3 測(cè)頻模塊工作流程 |
| 2.4 本章小結(jié) |
| 第三章 目標(biāo)模擬器快速測(cè)頻模塊硬件電路設(shè)計(jì) |
| 3.1 射頻輸入信號(hào)調(diào)理電路 |
| 3.1.1 信號(hào)輸入功分電路 |
| 3.1.2 單端轉(zhuǎn)差分電路 |
| 3.1.3 自動(dòng)增益控制單元 |
| 3.1.4 固定增益放大單元 |
| 3.2 多級(jí)分頻電路 |
| 3.2.1 模擬信號(hào)分頻電路 |
| 3.2.2 模擬-數(shù)字信號(hào)轉(zhuǎn)換電路 |
| 3.2.3 數(shù)字分頻電路 |
| 3.3 檢波電路 |
| 3.4 基于TDC的高精度時(shí)間-頻率測(cè)量單元 |
| 3.4.1 TDC芯片介紹 |
| 3.4.2 頻率快速測(cè)量電路 |
| 3.5 FPGA選型 |
| 3.6 DDS硬件電路 |
| 3.6.1 DDS選型 |
| 3.6.2 DDS模塊電路設(shè)計(jì) |
| 3.7 倍頻器電路 |
| 3.8 鎖相環(huán)頻率合成(PLL)電路 |
| 3.9 電源模塊 |
| 3.10 本章小結(jié) |
| 第四章 目標(biāo)模擬器快速測(cè)頻模塊邏輯設(shè)計(jì) |
| 4.1 高精度測(cè)頻模塊邏輯設(shè)計(jì) |
| 4.1.1 TDC配置 |
| 4.1.2 高速測(cè)頻數(shù)據(jù)接收 |
| 4.1.3 頻率控制字快速合成 |
| 4.2 捷變頻單元邏輯設(shè)計(jì) |
| 4.2.1 DDS與 PLL配置 |
| 4.2.2 頻率規(guī)劃 |
| 4.2.3 輸出頻率快速切換邏輯 |
| 4.3 本章總結(jié) |
| 第五章 系統(tǒng)測(cè)試與結(jié)果分析 |
| 5.1 板級(jí)功能測(cè)試 |
| 5.1.1 電源調(diào)試 |
| 5.1.2 輸入動(dòng)態(tài)范圍測(cè)試 |
| 5.1.3 分頻及檢波電路功能測(cè)試 |
| 5.2 模塊指標(biāo)測(cè)試 |
| 5.2.1 測(cè)頻精度測(cè)試 |
| 5.2.2 DDS輸出功能測(cè)試 |
| 5.2.3 倍頻器輸出信號(hào)測(cè)試 |
| 5.2.4 DDS與 PLL混頻輸出測(cè)試 |
| 5.3 板級(jí)整體測(cè)試 |
| 第六章 總結(jié)與展望 |
| 6.1 課題結(jié)論 |
| 6.2 展望 |
| 致謝 |
| 參考文獻(xiàn) |
| 攻讀碩士學(xué)位期間取得的成果 |
（6）通信模擬器收發(fā)信機(jī)射頻設(shè)備變頻器單元設(shè)計(jì)與實(shí)現(xiàn)（論文提綱范文）
| 摘要 |
| abstract |
| 專用術(shù)語(yǔ)注釋表 |
| 第一章 緒論 |
| 1.1 課題背景及任務(wù)需求 |
| 1.2 通信模擬器收發(fā)信機(jī)概述 |
| 1.3 本論文的結(jié)構(gòu)及主要工作 |
| 第二章 通信模擬器收發(fā)信機(jī)總體設(shè)計(jì) |
| 2.1 收發(fā)信機(jī)射頻單元技術(shù)指標(biāo) |
| 2.2 收信機(jī)變頻單元組成及方框圖 |
| 2.3 發(fā)信機(jī)變頻單元組成及方框圖 |
| 2.4 收信機(jī)、發(fā)信機(jī)本振單元組成及方框圖 |
| 2.5 本章小結(jié) |
| 第三章 鎖相環(huán)本振源設(shè)計(jì) |
| 3.1 鎖相環(huán)原理 |
| 3.2 PLL分析 |
| 3.2.1 PLL相位模型 |
| 3.2.2 PLL噪聲分析 |
| 3.2.3 環(huán)路帶寬選擇 |
| 3.3 環(huán)路濾波器設(shè)計(jì) |
| 3.3.1 無(wú)源環(huán)路濾波器分析 |
| 3.3.2 無(wú)源環(huán)路濾波器算法 |
| 3.3.3 有源環(huán)路濾波器算法 |
| 3.4 鎖相環(huán)本振源 |
| 3.4.1 無(wú)源環(huán)路濾波器設(shè)計(jì)實(shí)例 |
| 3.4.2 有源環(huán)路濾波器設(shè)計(jì)實(shí)例 |
| 3.5 本章小結(jié) |
| 第四章 DDS本振源設(shè)計(jì) |
| 4.1 DDS原理 |
| 4.2 DDS雜散分析 |
| 4.2.1 相位截?cái)?/td> |
| 4.2.2 相位幅度轉(zhuǎn)換 |
| 4.2.3 DAC引起的雜散分析 |
| 4.3 DDS雜散評(píng)估算法 |
| 4.4 DDS本振源 |
| 4.4.1 設(shè)計(jì)方案 |
| 4.4.2 中頻本振源(2~4) |
| 4.5 本章小結(jié) |
| 第五章 性能測(cè)試與分析 |
| 5.1 性能指標(biāo)測(cè)試 |
| 5.2 本章小結(jié) |
| 第六章 總結(jié)與展望 |
| 參考文獻(xiàn) |
| 致謝 |
（7）高性能微波頻率源與毫米波FMCW射頻前端關(guān)鍵技術(shù)研究（論文提綱范文）
| 摘要 |
| Abstract |
| 專用術(shù)語(yǔ)注釋表 |
| 第一章 緒論 |
| 1.1 研究背景與意義 |
| 1.2 國(guó)內(nèi)外研究發(fā)展現(xiàn)狀 |
| 1.2.1 頻率合成技術(shù) |
| 1.2.2 毫米波FMCW雷達(dá)系統(tǒng)應(yīng)用 |
| 1.3 本文研究?jī)?nèi)容 |
| 1.4 論文結(jié)構(gòu)安排 |
| 參考文獻(xiàn) |
| 第二章 基于DSM的小數(shù)分頻PLL理論模型與實(shí)驗(yàn)研究 |
| 2.1 引言 |
| 2.2 基于DSM的小數(shù)分頻PLL特性分析 |
| 2.2.1 小數(shù)N分頻PLL |
| 2.2.2 Delta-Sigma調(diào)制器基本理論 |
| 2.2.3 MASH調(diào)制器建模與性能分析 |
| 2.2.4 PLL的相位噪聲特性 |
| 2.3 雙頻段LNB中的頻率源 |
| 2.3.1 LNB研究背景與總體方案設(shè)計(jì) |
| 2.3.2 基于DSM的小數(shù)N分頻雙頻率本振源 |
| 2.3.3 LNB模塊設(shè)計(jì)與實(shí)驗(yàn)研究 |
| 2.4 基于DSM的寬帶小數(shù)分頻PLL研究 |
| 2.4.1 基于連續(xù)時(shí)間模型的掃頻狀態(tài)下相位噪聲特性分析 |
| 2.4.2 基于DSM的寬帶小數(shù)分頻PLL方案設(shè)計(jì) |
| 2.4.3 PLL性能仿真分析與電路設(shè)計(jì) |
| 2.4.4 點(diǎn)頻狀態(tài)下性能測(cè)試與分析 |
| 2.4.5 掃頻狀態(tài)下性能測(cè)試與分析 |
| 2.5 本章小結(jié) |
| 參考文獻(xiàn) |
| 第三章 寬帶掃頻信號(hào)線性度精確測(cè)量方法與DDS驅(qū)動(dòng)的鎖相掃頻源 |
| 3.1 引言 |
| 3.2 掃頻線性度測(cè)量方法研究 |
| 3.2.1 掃頻信號(hào)采集方案 |
| 3.2.2 瞬時(shí)頻率計(jì)算 |
| 3.2.3 數(shù)字信號(hào)處理方案 |
| 3.2.4 仿真驗(yàn)證與分析 |
| 3.2.5 分段測(cè)量結(jié)果的整合 |
| 3.3 DDS電路設(shè)計(jì)與實(shí)驗(yàn)研究 |
| 3.3.1 DDS電路基本原理與掃頻線性度分析 |
| 3.3.2 整體方案 |
| 3.3.3 DDS電路設(shè)計(jì) |
| 3.3.4 DDS電路的點(diǎn)頻性能測(cè)試與分析 |
| 3.3.5 DDS電路的掃頻性能測(cè)試與分析 |
| 3.4 整數(shù)分頻鎖相環(huán)電路研究 |
| 3.4.1 方案設(shè)計(jì) |
| 3.4.2 PLL相位噪聲分析、仿真和電路設(shè)計(jì) |
| 3.5 DDS驅(qū)動(dòng)的PLL性能測(cè)試與分析 |
| 3.5.1 單頻點(diǎn)輸出性能測(cè)試與分析 |
| 3.5.2 掃頻輸出性能測(cè)試與分析 |
| 3.6 DSM小數(shù)N分頻PLL掃頻線性度的測(cè)試與對(duì)比分析 |
| 3.7 本章小結(jié) |
| 參考文獻(xiàn) |
| 第四章 雜散抑制技術(shù)研究與低相位噪聲振蕩器設(shè)計(jì) |
| 4.1 引言 |
| 4.2 頻率源雜散分析與抑制方法 |
| 4.2.1 器件固有雜散 |
| 4.2.2 變頻雜散 |
| 4.2.3 電源雜散 |
| 4.2.4 數(shù)字與控制電路雜散 |
| 4.3 低相位噪聲振蕩器設(shè)計(jì) |
| 4.3.1 高Q值 AFSIW諧振器設(shè)計(jì) |
| 4.3.2 低相位噪聲振蕩器設(shè)計(jì)與測(cè)試 |
| 4.4 本章小結(jié) |
| 參考文獻(xiàn) |
| 第五章 低相位噪聲雙路相參頻率源及應(yīng)用研究 |
| 5.1 引言 |
| 5.2 基于異頻雙本振架構(gòu)的LFMCW雷達(dá)系統(tǒng) |
| 5.2.1 系統(tǒng)概述 |
| 5.2.2 頻譜特性分析 |
| 5.2.3 相位噪聲抵消特性分析 |
| 5.3 C波段雙路頻率源方案設(shè)計(jì)與實(shí)驗(yàn) |
| 5.3.1 頻率源性能指標(biāo)分析 |
| 5.3.2 基于混頻鎖相的雙路頻率源方案設(shè)計(jì) |
| 5.3.3 雙路頻率源性能測(cè)試 |
| 5.4 C波段雙路頻率源在W波段射頻前端中的應(yīng)用 |
| 5.4.1 W波段射頻前端系統(tǒng)方案概述 |
| 5.4.2 關(guān)鍵電路研制 |
| 5.4.3 W波段射頻前端相位噪聲抵消實(shí)驗(yàn)研究 |
| 5.5 X波段低相位噪聲頻率源研究 |
| 5.5.1 頻率源方案設(shè)計(jì) |
| 5.5.2 頻率源性能測(cè)試 |
| 5.6 本章小結(jié) |
| 參考文獻(xiàn) |
| 第六章 W波段FMCW雷達(dá)射頻前端設(shè)計(jì)與應(yīng)用研究 |
| 6.1 引言 |
| 6.2 FOD檢測(cè)雷達(dá)系統(tǒng)概述 |
| 6.2.1 射頻前端架構(gòu)分析與選擇 |
| 6.2.2 FMCW雷達(dá)基本原理 |
| 6.3 FMCW雷達(dá)系統(tǒng)設(shè)計(jì)考慮與關(guān)鍵指標(biāo)分析 |
| 6.3.1 收發(fā)鏈路設(shè)計(jì)考慮與關(guān)鍵指標(biāo)分析 |
| 6.3.2 頻率源設(shè)計(jì)考慮與關(guān)鍵指標(biāo)分析 |
| 6.4 射頻前端詳細(xì)設(shè)計(jì)方案與實(shí)驗(yàn)研究 |
| 6.4.1 射頻前端總體方案 |
| 6.4.2 本振鏈路設(shè)計(jì)與實(shí)驗(yàn)研究 |
| 6.4.3 接收鏈路設(shè)計(jì)與實(shí)驗(yàn)研究 |
| 6.4.4 發(fā)射鏈路設(shè)計(jì)與實(shí)驗(yàn)研究 |
| 6.4.5 控制方案 |
| 6.5 射頻前端集成測(cè)試 |
| 6.5.1 發(fā)射鏈路輸出功率測(cè)試 |
| 6.5.2 接收鏈路噪聲系數(shù)測(cè)試 |
| 6.5.3 接收鏈路輸出頻譜及增益測(cè)試 |
| 6.6 FMCW雷達(dá)系統(tǒng)目標(biāo)檢測(cè)實(shí)驗(yàn) |
| 6.6.1 雷達(dá)系統(tǒng)測(cè)試平臺(tái)搭建 |
| 6.6.2 多目標(biāo)探測(cè)實(shí)驗(yàn) |
| 6.7 本章小結(jié) |
| 參考文獻(xiàn) |
| 第七章 結(jié)束語(yǔ) |
| 7.1 論文工作總結(jié) |
| 7.2 未來(lái)工作展望 |
| 致謝 |
| 作者簡(jiǎn)介 |
（8）基于FPGA控制的低相噪捷變頻率源設(shè)計(jì)（論文提綱范文）
| 摘要 |
| abstract |
| 第一章 緒論 |
| 1.1 頻率源合成技術(shù)的研究背景和意義 |
| 1.2 國(guó)內(nèi)外研究現(xiàn)狀 |
| 1.3 論文的主要工作及結(jié)構(gòu)安排 |
| 第二章 頻率源合成技術(shù) |
| 2.1 頻率源合成技術(shù)綜述 |
| 2.1.1 鎖相頻率合成器 |
| 2.1.2 直接數(shù)字式頻率合成器(DDS) |
| 2.1.3 直接模擬式頻率合成器 |
| 2.1.4 頻率合成器的合成方法的比較 |
| 2.2 混合式頻率合成方案 |
| 2.2.1 DDS激勵(lì)PLL頻率合成方案 |
| 2.2.2 DDS與PLL環(huán)外混頻合成方案 |
| 2.2.3 下變頻鎖相頻率合成方案 |
| 2.3 小結(jié) |
| 第三章 DDS技術(shù)理論分析 |
| 3.1 DDS技術(shù)工作原理 |
| 3.2 DDS的基本結(jié)構(gòu) |
| 3.2.1 相位累積加法器 |
| 3.2.2 正弦查詢表ROM |
| 3.2.3 數(shù)模轉(zhuǎn)換器DAC |
| 3.3 DDS技術(shù)的相噪分析 |
| 3.4 DDS技術(shù)的雜散來(lái)源 |
| 3.5 小結(jié) |
| 第四章 頻率源系統(tǒng)方案設(shè)計(jì) |
| 4.1 系統(tǒng)方案比選 |
| 4.2 系統(tǒng)電路組成 |
| 4.2.1 取樣VCXO電路 |
| 4.2.2 梳狀譜發(fā)生器與開關(guān)濾波電路 |
| 4.2.3 鎖相環(huán)電路 |
| 4.2.4 DDS模塊電路及FPGA對(duì) DDS的控制電路 |
| 4.3 相位噪聲的具體分析 |
| 4.3.1 系統(tǒng)方案相噪預(yù)算 |
| 4.4 雜散仿真驗(yàn)證 |
| 4.4.1 雜散的概念 |
| 4.4.2 系統(tǒng)方案雜散分析 |
| 4.4.3 雜散優(yōu)化方案 |
| 4.5 小結(jié) |
| 第五章 DDS硬件電路設(shè)計(jì) |
| 5.1 DDS芯片的選取原則 |
| 5.2 AD9910 芯片簡(jiǎn)介 |
| 5.3 DDS模塊設(shè)計(jì) |
| 5.3.1 DDS時(shí)鐘信號(hào)實(shí)現(xiàn) |
| 5.3.2 DDS設(shè)計(jì)的外圍電路 |
| 5.3.3 DDS PCB版圖設(shè)計(jì) |
| 5.4 小結(jié) |
| 第六章 系統(tǒng)方案功能實(shí)現(xiàn)及驗(yàn)證 |
| 6.1 FPGA控制AD9910 的軟件實(shí)現(xiàn) |
| 6.1.1 FPGA接口芯片介紹 |
| 6.1.2 FPGA與 AD9910 的連接 |
| 6.1.3 AD9910 寄存器的配置 |
| 6.1.4 FPGA對(duì) AD9910 的控制寫入 |
| 6.2 系統(tǒng)實(shí)物及測(cè)試圖 |
| 6.3 小結(jié) |
| 第七章 總結(jié)與展望 |
| 致謝 |
| 參考文獻(xiàn) |
（9）1-620MHz數(shù)字信號(hào)發(fā)生器設(shè)計(jì)與研究（論文提綱范文）
| 摘要 |
| ABSTRACT |
| 第一章 緒論 |
| 1.1 課題研究背景 |
| 1.2 正弦波信號(hào)發(fā)生器的發(fā)展現(xiàn)狀 |
| 1.3 頻率合成技術(shù)基本介紹 |
| 1.4 本文主要工作 |
| 第二章 頻率合成技術(shù)原理 |
| 2.1 直接合成頻率技術(shù) |
| 2.2 直接數(shù)字合成頻率技術(shù) |
| 2.3 鎖相頻率合成技術(shù) |
| 2.4 混合頻率合成技術(shù) |
| 2.4.1 DDS與PLL環(huán)外混頻 |
| 2.4.2 PLL內(nèi)嵌DDS |
| 2.4.3 DDS激勵(lì)PLL |
| 2.4.4 混合環(huán)的相位噪聲分析 |
| 2.5 本章小結(jié) |
| 第三章 數(shù)字信號(hào)發(fā)生器設(shè)計(jì) |
| 3.1 數(shù)字信號(hào)發(fā)生器總體方案設(shè)計(jì) |
| 3.2 DDS模塊 |
| 3.2.1 DDS的芯片選型 |
| 3.2.2 AD9854的程序設(shè)計(jì) |
| 3.3 PLL模塊 |
| 3.3.1 PLL芯片的選型 |
| 3.3.2 ADF4351的程序設(shè)計(jì) |
| 3.4 可編程數(shù)控濾波器模塊 |
| 3.5 衰減器模塊 |
| 3.5.1 HMC624A硬件設(shè)計(jì)部分 |
| 3.5.2 HMC624A軟件設(shè)計(jì)部分 |
| 3.6 人機(jī)交互電路模塊 |
| 3.6.1 鍵盤輸入電路 |
| 3.6.2 液晶顯示電路 |
| 3.7 射頻開關(guān)模塊 |
| 3.8 硬件測(cè)試 |
| 3.9 本章小結(jié) |
| 第四章 以太網(wǎng)通信部分 |
| 4.1 STM32F4以太網(wǎng)簡(jiǎn)介 |
| 4.2 TCP/IP協(xié)議以及LWIP協(xié)議 |
| 4.3 程序?qū)崿F(xiàn) |
| 第五章 測(cè)試與分析 |
| 5.1 頻率穩(wěn)定度測(cè)試 |
| 5.2 相位噪聲測(cè)試 |
| 5.3 雜散水平測(cè)試 |
| 5.4 諧波分量測(cè)試 |
| 第六章 總結(jié)與展望 |
| 6.1 總結(jié) |
| 6.2 展望 |
| 參考文獻(xiàn) |
| 攻讀碩士期間科研成果 |
| 致謝 |
（10）X波段低相噪低雜散頻率源研究與設(shè)計(jì)（論文提綱范文）
| 摘要 |
| Abstract |
| 第一章 緒論 |
| 1.1 課題背景及意義 |
| 1.2 國(guó)內(nèi)外研究現(xiàn)狀 |
| 1.3 論文研究?jī)?nèi)容及主要工作 |
| 第二章 頻率源的基本理論 |
| 2.1 頻率源功能 |
| 2.2 頻率源合成方式 |
| 2.2.1 直接頻率合成技術(shù)(DS) |
| 2.2.2 鎖相式頻率合成技術(shù)(PLL) |
| 2.2.3 直接數(shù)字頻率合成技術(shù)(DDS) |
| 2.2.4 混合頻率合成技術(shù) |
| 2.3 頻率源主要性能指標(biāo) |
| 2.3.1 相位噪聲 |
| 2.3.2 雜散 |
| 2.4 本章小結(jié) |
| 第三章 頻率源方案設(shè)計(jì) |
| 3.1 頻率源指標(biāo)要求 |
| 3.2 頻率源方案分析與確定 |
| 3.2.1 頻率合成方式分析 |
| 3.2.2 具體系統(tǒng)方案 |
| 3.3 方案可行性分析 |
| 3.3.1 結(jié)構(gòu)可行性分析 |
| 3.3.2 芯片可行性分析 |
| 3.3.3 相位噪聲可行性分析 |
| 3.3.4 雜散可行性分析 |
| 3.4 本章小結(jié) |
| 第四章 頻率源各模塊設(shè)計(jì)與實(shí)現(xiàn) |
| 4.1 模塊劃分及腔體設(shè)計(jì) |
| 4.2 參考倍頻鏈模塊設(shè)計(jì) |
| 4.2.1 倍頻鏈方案設(shè)計(jì) |
| 4.2.2 倍頻鏈電路實(shí)現(xiàn) |
| 4.3 DDS模塊設(shè)計(jì) |
| 4.3.1 AD9915 配置設(shè)計(jì) |
| 4.3.2 DDS電路實(shí)現(xiàn) |
| 4.4 鎖相環(huán)模塊設(shè)計(jì) |
| 4.4.1 關(guān)鍵器件介紹 |
| 4.4.2 鎖相環(huán)電路設(shè)計(jì) |
| 4.5 各模塊電源規(guī)劃 |
| 4.5.1 倍頻鏈電源設(shè)計(jì) |
| 4.5.2 DDS電源設(shè)計(jì) |
| 4.5.3 PLL電源設(shè)計(jì) |
| 4.6 本章小結(jié) |
| 第五章 實(shí)測(cè)結(jié)果與分析 |
| 5.1 系統(tǒng)測(cè)試方案 |
| 5.2 各模塊及頻率源信號(hào)測(cè)試 |
| 5.2.1 晶振輸出信號(hào)測(cè)試 |
| 5.2.2 參考倍頻鏈輸出信號(hào)測(cè)試 |
| 5.2.3 DDS輸出信號(hào)測(cè)試 |
| 5.2.4 PLL輸出信號(hào)測(cè)試 |
| 5.3 頻率源測(cè)試結(jié)果分析 |
| 5.4 系統(tǒng)測(cè)試方案后續(xù)改進(jìn) |
| 5.5 本章小結(jié) |
| 第六章 總結(jié)與展望 |
| 參考文獻(xiàn) |
| 致謝 |
| 作者簡(jiǎn)介 |
四、對(duì)DDS+PLL方案實(shí)現(xiàn)短波頻段頻率合成技術(shù)的研究（論文參考文獻(xiàn)）
- [1]軟件定義多通道相參信號(hào)合成架構(gòu)的研究[D]. 劉亞騰. 電子科技大學(xué), 2021(01)
- [2]低抖動(dòng)寬頻時(shí)鐘合成模塊設(shè)計(jì)[D]. 李璐. 電子科技大學(xué), 2020(07)
- [3]毫米波掃頻源與間隙波導(dǎo)天線研究[D]. 龐勝利. 湖南師范大學(xué), 2020(01)
- [4]可快速調(diào)頻的高穩(wěn)定度頻率合成技術(shù)研究[D]. 馮歡. 浙江大學(xué), 2020(02)
- [5]雷達(dá)目標(biāo)模擬器快速測(cè)頻模塊設(shè)計(jì)[D]. 何昊. 電子科技大學(xué), 2020(07)
- [6]通信模擬器收發(fā)信機(jī)射頻設(shè)備變頻器單元設(shè)計(jì)與實(shí)現(xiàn)[D]. 鄭明青. 南京郵電大學(xué), 2019(02)
- [7]高性能微波頻率源與毫米波FMCW射頻前端關(guān)鍵技術(shù)研究[D]. 劉志強(qiáng). 東南大學(xué), 2019(01)
- [8]基于FPGA控制的低相噪捷變頻率源設(shè)計(jì)[D]. 段小莉. 電子科技大學(xué), 2019(04)
- [9]1-620MHz數(shù)字信號(hào)發(fā)生器設(shè)計(jì)與研究[D]. 曾炳超. 廈門大學(xué), 2019(07)
- [10]X波段低相噪低雜散頻率源研究與設(shè)計(jì)[D]. 李沅鵬. 南京信息工程大學(xué), 2019(03)
標(biāo)簽：相位噪聲論文; pll論文; dds論文; 仿真軟件論文; 信號(hào)頻率論文;