一、碳化硅PMOS器件特性模擬及仿真（論文文獻(xiàn)綜述）
徐曉杰[1]（2021）在《1.2kV碳化硅MOSFET器件新結(jié)構(gòu)研究》文中進(jìn)行了進(jìn)一步梳理SiC MOSFET作為單極型功率器件,與同等電壓量級(jí)Si雙極型功率器件相比,具有更高的開(kāi)關(guān)速度和更低的開(kāi)關(guān)損耗,這使得SiC MOSFET可以在更高的工作頻率下保持更高的效率。隨著SiC材料質(zhì)量和制備工藝技術(shù)的不斷完善,SiC MOSFET產(chǎn)品從2010年進(jìn)入市場(chǎng)以來(lái),已在光伏逆變,鐵路牽引逆變器,不間斷電源,電動(dòng)汽車等場(chǎng)景中使用。SiC MOSFET在應(yīng)用中常需要使用PN結(jié)體二極管進(jìn)行續(xù)流,但體二極管在雙極導(dǎo)通時(shí)會(huì)產(chǎn)生SiC雙極退化效應(yīng),降低了器件的可靠性。同時(shí),由于SiC禁帶較寬的特點(diǎn),器件體二極管的開(kāi)啟電壓較高,因此器件的續(xù)流損耗較高。另一方面,由于SiC高的臨界擊穿電場(chǎng)和高的介電常數(shù),SiC MOSFET柵氧化層在阻斷狀態(tài)面臨著電場(chǎng)過(guò)高的問(wèn)題,該問(wèn)題在槽柵SiC MOSFET中尤為嚴(yán)重。為了解決SiC MOSFET PN結(jié)體二極管雙極退化效應(yīng),提升器件的第三象限特性,本文提出了一種集成低勢(shì)壘二極管的SiC MOSFET新結(jié)構(gòu)（LBD-MOSFET）,該結(jié)構(gòu)與傳統(tǒng)平面柵SiC MOSFET器件的主要區(qū)別在于多晶硅刻蝕成分裂的兩部分,一部分接?xùn)烹姌O形成柵極,另一部分接源電極形成“虛擬柵”,并同時(shí)在“虛擬柵”下方引入一層N型摻雜區(qū)（N-base）。器件N-base區(qū)耗盡層電荷使能帶發(fā)生彎曲,從而在SiC/SiO2界面處形成一個(gè)從JFET區(qū)到N+源區(qū)的低的電子勢(shì)壘。該電子勢(shì)壘可以等效為一個(gè)由JFET區(qū)指向N+源區(qū)的單極型低導(dǎo)通壓降二極管（LBD）。LBD開(kāi)啟壓降為0.75V,約為PN結(jié)體二極管的1/3。由于LBD的單極性導(dǎo)通,LBD-MOSFET的反向恢復(fù)電荷約為傳統(tǒng)結(jié)構(gòu)的1/3,并且免受雙極退化效應(yīng)的影響。由于LBD“虛擬柵”減小了柵極覆蓋漂移區(qū)的面積,LBD-MOSFET的柵漏電荷和開(kāi)關(guān)損耗相比于傳統(tǒng)結(jié)構(gòu)分別減小了95%與40%。因此,LBD-MOSFET的高頻優(yōu)值Ron×Qgd僅為74mΩ·n C,較傳統(tǒng)結(jié)構(gòu)提升了約13倍。此外,本文建立了LBD的勢(shì)壘模型,該模型揭示了柵氧化層厚度以及base區(qū)摻雜濃度和厚度對(duì)LBD勢(shì)壘的影響,對(duì)LBD-MOSFET的設(shè)計(jì)具有一定的指導(dǎo)意義。為了解決溝槽SiC MOSFET柵氧化層可靠性問(wèn)題,業(yè)界通常在槽柵底部引入P+屏蔽層以屏蔽柵氧化層中的電場(chǎng),但P+屏蔽層會(huì)引入新的JFET區(qū),從而增加器件導(dǎo)通電阻。針對(duì)以上問(wèn)題,本文提出了一種P+屏蔽層電位可調(diào)的SiC MOSFET新結(jié)構(gòu)（JP-MOSFET）,通過(guò)在傳統(tǒng)結(jié)構(gòu)中引入耗盡型PMOS來(lái)實(shí)現(xiàn)P+屏蔽層在器件阻斷狀態(tài)接地而導(dǎo)通時(shí)浮空的狀態(tài)切換。在反向阻斷狀態(tài),接地的P+屏蔽層對(duì)氧化層電場(chǎng)有更好的屏蔽作用,在導(dǎo)通狀態(tài),P+屏蔽層處于浮空狀態(tài),減小了器件的JFET區(qū)電阻。經(jīng)過(guò)仿真驗(yàn)證,JP-MOSFET阻斷狀態(tài)時(shí)氧化層最大電場(chǎng)為0.92MV/cm,遠(yuǎn)小于氧化層可靠性限制3MV/cm。同時(shí),新結(jié)構(gòu)的比導(dǎo)通電阻為1.54mΩ·cm2,較傳統(tǒng)結(jié)構(gòu)降低了20%。此外,由于槽柵密度的降低,JP-MOSFET的柵漏電荷與柵開(kāi)通電荷分別較傳統(tǒng)結(jié)構(gòu)降低了40%與32%。因此,新結(jié)構(gòu)的兩個(gè)高頻優(yōu)值Ron×Qgd與Ron×Qsw分別提升了52%與47%。針對(duì)SiC MOSFET第三象限特性較差以及雙極退化的問(wèn)題,本文提出了LBD-MOSFET新結(jié)構(gòu),相比于傳統(tǒng)結(jié)構(gòu),LBD-MOSFET消除了雙極退化效應(yīng),同時(shí)具有更好的第三象限特性和開(kāi)關(guān)特性;為了在槽柵SiC MOSFET柵氧可靠性與導(dǎo)通特性間取得更好的折中,本文提出了JP-MOSFET新結(jié)構(gòu),其在保證柵氧化層可靠性的基礎(chǔ)上顯著降低導(dǎo)通電阻。此外,LBD-MOSFET與JP-MOSFET的高頻優(yōu)值都獲得顯著提升,更能滿足未來(lái)高可靠性、高頻化電子系統(tǒng)的迫切需求。
王佳妮[2]（2021）在《負(fù)壓集成高可靠SiC MOSFET驅(qū)動(dòng)策略的研究與電路設(shè)計(jì)》文中研究指明隨著電力電子產(chǎn)業(yè)的不斷發(fā)展,現(xiàn)代功率電子設(shè)備被擴(kuò)展到了更高壓更高頻更高效的工業(yè)應(yīng)用中。而寬禁帶半導(dǎo)體材料的特性使SiC MOSFET在高壓、高頻、高溫、高效、高功耗的電動(dòng)和混合動(dòng)力汽車以及太陽(yáng)能逆變器等應(yīng)用領(lǐng)域中脫穎而出。由于SiC MOSFET在柵極電荷、導(dǎo)通電阻、I-V曲線特性等方面與Si MOSFET不同,所以專用的SiC MOSFET驅(qū)動(dòng)芯片的研發(fā)設(shè)計(jì)是必需的。根據(jù)SiC MOSFET的器件特性和開(kāi)關(guān)特性,確定了SiC MOSFET驅(qū)動(dòng)芯片的一些基本設(shè)計(jì)要求:負(fù)壓關(guān)斷、高壓電平驅(qū)動(dòng)、大電流驅(qū)動(dòng)、電源電壓欠壓解鎖判定、過(guò)流保護(hù)等。于是本文就以上驅(qū)動(dòng)設(shè)計(jì)要求,對(duì)SiC MOSFET驅(qū)動(dòng)芯片的高可靠性驅(qū)動(dòng)策略以及高可靠性負(fù)壓電源軌做出了具體設(shè)計(jì)。提出了一種動(dòng)態(tài)密勒鉗位的大電流驅(qū)動(dòng)策略,并集成負(fù)壓電荷泵提供穩(wěn)定負(fù)壓。設(shè)計(jì)了浮動(dòng)電源軌為薄柵氧器件提供5V壓差電源軌,增設(shè)動(dòng)態(tài)控制的密勒鉗位管保證SiC MOSFET的柵極電壓不受串?dāng)_的影響。為提供穩(wěn)定負(fù)壓,基于電壓采樣反饋模型,本文設(shè)計(jì)了一種閉環(huán)線性負(fù)壓電荷泵電路,利用簡(jiǎn)單的電荷泵結(jié)構(gòu)實(shí)現(xiàn)了正壓到負(fù)壓的轉(zhuǎn)換,線性閉環(huán)環(huán)路采集電荷泵輸出端信息通過(guò)環(huán)路反饋到電荷泵輸入端以調(diào)節(jié)電荷泵輸出,并在外部輸入設(shè)定電壓VEESET的基礎(chǔ)上設(shè)置環(huán)路基準(zhǔn)電壓,以達(dá)到外部輸入設(shè)定電壓調(diào)控電荷泵輸出的目的。在Simplis中搭建環(huán)路,設(shè)置合理的零極點(diǎn)和帶寬,驗(yàn)證了閉環(huán)線性電荷泵的穩(wěn)定性。實(shí)現(xiàn)了VEESET大于10V時(shí),VEE為-8V的穩(wěn)定輸出。電荷泵開(kāi)關(guān)系統(tǒng)的驅(qū)動(dòng)級(jí)與SiC MOSFET驅(qū)動(dòng)級(jí)類似,根據(jù)需求在高低側(cè)的驅(qū)動(dòng)級(jí)都設(shè)置了動(dòng)態(tài)密勒鉗位抑制串?dāng)_現(xiàn)象。整體驅(qū)動(dòng)芯片還搭載了基準(zhǔn)、線性穩(wěn)壓器、電流偏置、去飽和過(guò)流檢測(cè)、欠壓鎖定、過(guò)溫保護(hù),以保證驅(qū)動(dòng)芯片的穩(wěn)定性、完整性和可靠性。基于0.18μm BCD高壓工藝,500k Hz的系統(tǒng)開(kāi)關(guān)頻率,1200V的功率級(jí)直流電壓,20V的驅(qū)動(dòng)電平,完成了負(fù)壓集成高可靠SiC MOSFET驅(qū)動(dòng)策略的電路設(shè)計(jì)和仿真驗(yàn)證,在1n F負(fù)載電容模擬SiC MOSFET輸入電容時(shí)實(shí)現(xiàn)了低至7ns的驅(qū)動(dòng)沿,17ns的驅(qū)動(dòng)延遲,4A的驅(qū)動(dòng)電流及150V/ns以上的抗串?dāng)_能力,滿足對(duì)SiC MOSFET的驅(qū)動(dòng)設(shè)計(jì)要求。負(fù)壓集成電荷泵實(shí)現(xiàn)了輸入設(shè)定電壓VEESET與輸出電壓VEE的理想設(shè)定關(guān)系,在VEESET大于10V時(shí)提供了穩(wěn)定可靠的-8V輸出電壓。
王貴奇[3]（2021）在《高邊開(kāi)關(guān)驅(qū)動(dòng)器及其保護(hù)電路的設(shè)計(jì)》文中研究指明智能功率集成電路,通常是指將功率器件、驅(qū)動(dòng)模塊、控制單元、各種保護(hù)電路集成于同一系統(tǒng),能實(shí)現(xiàn)目標(biāo)功能的一種單片集成電路。隨著工藝等科學(xué)技術(shù)的快速發(fā)展,智能功率集成電路（SPIC）技術(shù)已經(jīng)成了計(jì)算機(jī)、消費(fèi)類電子、汽車電子、工業(yè)自動(dòng)化等領(lǐng)域的重要技術(shù)。其中高邊智能功率開(kāi)關(guān)是智能功率集成電路（SPIC）的典型應(yīng)用之一,各個(gè)模塊的集成能在一定程度上實(shí)現(xiàn)智能化的控制。本文的目的是設(shè)計(jì)一款高邊智能功率開(kāi)關(guān),包括其驅(qū)動(dòng)電路以及相關(guān)保護(hù)電路,使其能夠?qū)崿F(xiàn)較完備的功能。要求芯片能在4.5V～42V的款輸入電壓范圍內(nèi)正常工作,芯片的導(dǎo)通電阻RDS（ON）為30mΩ,芯片能在-40°C～150°C的溫度范圍內(nèi)工作,芯片還能夠按照要求實(shí)現(xiàn)過(guò)壓保護(hù)、短路檢測(cè)、過(guò)溫檢測(cè)等功能。電路設(shè)計(jì)過(guò)程中,論文首先對(duì)高邊功率開(kāi)關(guān)芯片的整體電路結(jié)構(gòu)、芯片工作原理以及高邊功率開(kāi)關(guān)芯片的功能與指標(biāo)作了分析介紹。接著對(duì)芯片的相關(guān)保護(hù)模塊包括過(guò)溫檢測(cè)、短路檢測(cè)、柵極保護(hù)等進(jìn)行分析、設(shè)計(jì)與仿真。然后對(duì)高邊開(kāi)關(guān)驅(qū)動(dòng)電路以及控制電路進(jìn)行分析、設(shè)計(jì)與仿真。驅(qū)動(dòng)電路工作過(guò)程為:振蕩器和電荷泵通過(guò)電壓抬升使輸出功率器件工作在線性區(qū),保證芯片正常工作;邏輯控制電路綜合各個(gè)保護(hù)模塊的輸入信號(hào),實(shí)現(xiàn)對(duì)驅(qū)動(dòng)器的智能化控制。最后采用電路仿真軟件Cadence Spectre,先對(duì)高邊功率開(kāi)關(guān)的驅(qū)動(dòng)器以及相關(guān)保護(hù)電路模塊進(jìn)行仿真,再結(jié)合給出的設(shè)計(jì)指標(biāo),對(duì)芯片的整體電路進(jìn)行仿真與結(jié)果分析。T=25°C時(shí)芯片導(dǎo)通電阻為30mΩ,芯片開(kāi)啟時(shí)間為124μs,關(guān)斷時(shí)間為40μs,當(dāng)芯片工作溫度超過(guò)150°C時(shí)啟動(dòng)過(guò)溫保護(hù),低于140°C解除過(guò)溫保護(hù),有10°C的滯回值;過(guò)壓保護(hù)的開(kāi)啟閾值為45V,過(guò)壓保護(hù)的關(guān)斷閾值為42V,同樣設(shè)有一定滯回量;啟動(dòng)欠壓保護(hù)啟動(dòng)閾值為3.5V;當(dāng)電源電壓與輸出電壓的差值大于8.3V時(shí),短路保護(hù)打開(kāi)。經(jīng)過(guò)仿真驗(yàn)證,結(jié)果滿足設(shè)計(jì)指標(biāo)。并利用0.35μm BCD工藝,結(jié)合工藝廠家提供的PDK,完成了部分模塊的版圖繪制。
孫運(yùn)龍[4]（2020）在《基于肖特基接觸的MCT功率器件的結(jié)構(gòu)設(shè)計(jì)及其性能研究》文中研究表明功率器件的進(jìn)步是電力電子技術(shù)發(fā)展的基礎(chǔ),新型功率器件和先進(jìn)的功率集成電路能夠大幅提升電力電子系統(tǒng)的功率密度和可靠性。絕緣柵場(chǎng)控晶閘管（MOS Controlled Thyristor,MCT）作為基本的大功率器件,廣泛應(yīng)用于多種大功率電力電子系統(tǒng)。隨著電力電子系統(tǒng)朝著高集成、高功率和高頻率的方向發(fā)展,對(duì)功率器件的電學(xué)性能和可靠性提出了新的要求,傳統(tǒng)的MCT器件已經(jīng)不能勝任日益更新的電力電子線路。新的半導(dǎo)體材料和器件制備工藝拓寬了MCT器件結(jié)構(gòu)的設(shè)計(jì)方向,為改善MCT電學(xué)性能和可靠性供了新的機(jī)遇。本論文設(shè)計(jì)并研究了基于肖特基接觸的MCT器件結(jié)構(gòu)和性能,具體研究工作如下:（1）探索MCT的結(jié)構(gòu)與性能間的關(guān)系,創(chuàng)建了帶有場(chǎng)截止層（N FS層）和陰極短路結(jié)構(gòu)的基礎(chǔ)MCT仿真模型C-MCT。調(diào)整器件內(nèi)部結(jié)構(gòu)參數(shù),優(yōu)化了MCT器件的常關(guān)特性和導(dǎo)通特性之間的折中關(guān)系。模擬了C-MCT器件的阻斷特性和導(dǎo)通特性,結(jié)合MCT器件的工作原理分析驗(yàn)證了C-MCT模型的正確性,為設(shè)計(jì)新的MCT結(jié)構(gòu)做好了準(zhǔn)備。（2）設(shè)計(jì)了基于肖特基的MCT器件:結(jié)合肖特基勢(shì)壘理論,在C-MCT器件模型的基礎(chǔ)上設(shè)計(jì)出新的MCT器件S-MCT。通過(guò)分析S-MCT的電路結(jié)構(gòu),獲得肖特基勢(shì)壘對(duì)其工作原理的影響。創(chuàng)造性地通過(guò)感應(yīng)電勢(shì)測(cè)試MCT器件內(nèi)部關(guān)斷MOS的閾值電壓和飽和電流,來(lái)表征肖特基勢(shì)壘對(duì)MCT器件中MOS部分的影響。通過(guò)仿真計(jì)算,對(duì)比S-MCT器件和C-MCT器件基本性能的差別,總結(jié)肖特基勢(shì)壘對(duì)MCT器件整體性能的影響。（3）研究了S-MCT的動(dòng)態(tài)特性:在Silvcao軟件平臺(tái)中搭建了兩個(gè)分別帶有感性負(fù)載和震蕩的容性負(fù)載S-MCT動(dòng)態(tài)仿真測(cè)試電路。分析總結(jié)了肖特基接觸對(duì)器件開(kāi)通延時(shí)、關(guān)斷延時(shí)、功率損耗和最大可關(guān)斷電流密度的影響。證明了S-MCT能夠更快地關(guān)斷發(fā)生電流震蕩的電路。驗(yàn)證了肖特基勢(shì)壘緩解MCT器件關(guān)斷時(shí)的電流集中的作用,通過(guò)半導(dǎo)體導(dǎo)電原理以及仿真數(shù)據(jù)解釋其作用機(jī)理。
李建平[5]（2020）在《一種高溫CMOS低壓差線性穩(wěn)壓器設(shè)計(jì)》文中研究表明近年來(lái),現(xiàn)代科技的高速發(fā)展對(duì)電子設(shè)備最高工作溫度提出了更高的要求,高溫微電子學(xué)也越來(lái)越受到重視。針對(duì)目前國(guó)內(nèi)對(duì)高溫體硅CMOS（Complementary Metal Oxide Semiconductor）低壓差線性穩(wěn)壓器（Low-dropout Linear Regulator,LDO）研究很少的現(xiàn)狀,本文從載流子濃度出發(fā),研究了體硅CMOS元器件的遷移率、泄漏電流等主要參數(shù)的溫度特性,在一款常規(guī)的帶有帶隙基準(zhǔn)的LDO基礎(chǔ)上,運(yùn)用漏電流平衡補(bǔ)償方法和零溫度系數(shù)點(diǎn)偏置理論,設(shè)計(jì)完成了一款可在-55℃～210℃溫度范圍內(nèi)工作的、高電源電壓抑制比的低壓差線性穩(wěn)壓器。論文主要工作如下:（1）分析了高溫下MOS管的特性,研究了各參數(shù)的估算方法和定量計(jì)算公式。結(jié)合零溫度系數(shù)柵偏置電壓理論,對(duì)MOS管在零溫度系數(shù)點(diǎn)時(shí)應(yīng)滿足的條件及在該點(diǎn)時(shí)的溫度特性進(jìn)行了分析;依據(jù)克希荷夫定律,研究了對(duì)高溫下大的泄漏電流進(jìn)行平衡補(bǔ)償?shù)姆椒?提出了高溫模擬電路器件參數(shù)設(shè)定規(guī)則及漏電流補(bǔ)償方法,制定了適用于高溫工作的版圖設(shè)計(jì)方法。（2）通過(guò)對(duì)MOS管尺寸進(jìn)行合理配置和補(bǔ)償,完成了各級(jí)電路的泄漏電流平衡匹配。分析高溫條件下運(yùn)算放大器工作的最佳偏置電流,設(shè)計(jì)了為其它電路提供偏置電流的零溫度系數(shù)的電流源基準(zhǔn);根據(jù)零溫度系數(shù)點(diǎn)偏置理論,對(duì)各關(guān)鍵節(jié)點(diǎn)設(shè)置MOS管的零溫度系數(shù)柵壓偏置點(diǎn),進(jìn)行適應(yīng)高溫工作的改進(jìn)。（3）提出了一種新穎的添加緩沖級(jí)的動(dòng)態(tài)零點(diǎn)補(bǔ)償方法,使LDO產(chǎn)生的零點(diǎn)能動(dòng)態(tài)地跟隨輸出極點(diǎn)隨負(fù)載電流的變化,形成了對(duì)LDO環(huán)路有效的相位補(bǔ)償,獲得了良好的相位裕度。（4）基于上華0.5μm BCD工藝,本文完成了高溫LDO電路設(shè)計(jì)、仿真和流片測(cè)試。仿真結(jié)果顯示該LDO輸出電壓精度高,溫度系數(shù)低,電源電壓抑制比高;在不同負(fù)載條件下系統(tǒng)穩(wěn)定性好;具有良好的負(fù)載瞬態(tài)響應(yīng)和線性瞬態(tài)響應(yīng)特性。對(duì)芯片的實(shí)測(cè)結(jié)果表明,高溫下該LDO性能與仿真結(jié)果基本相符,達(dá)到設(shè)計(jì)指標(biāo)。其可調(diào)節(jié)輸出電壓為1.2V到3.3V,最大負(fù)載電流300m A;可在-55℃～210℃寬結(jié)溫范圍內(nèi)穩(wěn)定工作,典型溫度系數(shù)為44ppm/℃;在210℃高溫環(huán)境下線性調(diào)整率為0.18%/V、負(fù)載調(diào)整率為0.4%/A,在最大負(fù)載電流下的壓差小于250mV。
陸揚(yáng)揚(yáng)[6]（2020）在《氮化鎵功率器件柵驅(qū)動(dòng)芯片關(guān)鍵技術(shù)研究》文中提出高壓功率器件和驅(qū)動(dòng)芯片的不斷創(chuàng)新推動(dòng)著電源系統(tǒng)快速發(fā)展,目前硅基功率器件特性已接近理論極限,阻礙了電源系統(tǒng)效率的進(jìn)一步提升,采用氮化鎵功率器件替代傳統(tǒng)硅基功率器件正成為突破電源系統(tǒng)效能瓶頸的有效途徑之一。但是,由于GaN功率器件具有開(kāi)關(guān)速度快、柵極擊穿電壓低、反向續(xù)流損耗大等特點(diǎn),傳統(tǒng)高壓驅(qū)動(dòng)芯片無(wú)法高效可靠地驅(qū)動(dòng)GaN功率器件。因此,研究GaN功率器件專用驅(qū)動(dòng)芯片迫在眉睫。其中,如何提升芯片的傳輸速度、保護(hù)GaN器件柵極及優(yōu)化死區(qū)時(shí)間是芯片設(shè)計(jì)的難點(diǎn)。本文針對(duì)上述技術(shù)難點(diǎn),系統(tǒng)性地研究了GaN功率器件專用驅(qū)動(dòng)芯片的瞬態(tài)噪聲抑制技術(shù)、柵極鉗位技術(shù)以及自適應(yīng)死區(qū)技術(shù),提出了相應(yīng)的創(chuàng)新方法,并基于國(guó)內(nèi)700V高低壓兼容BCD工藝完成了芯片的流片驗(yàn)證。論文的主要?jiǎng)?chuàng)新研究如下:1.研究了dVs/dt瞬態(tài)噪聲干擾驅(qū)動(dòng)芯片導(dǎo)致信號(hào)紊亂的工作機(jī)理,重點(diǎn)剖析了芯片瞬態(tài)噪聲抑制能力與傳輸延時(shí)之間的矛盾關(guān)系,指出優(yōu)化瞬態(tài)噪聲抑制能力與延時(shí)的關(guān)鍵在于濾除差模噪聲,據(jù)此提出了一種雙重互鎖高壓電平移位電路。實(shí)驗(yàn)結(jié)果表明,芯片的傳輸延時(shí)低于25ns且抗dVs/dt瞬態(tài)噪聲能力大于100V/ns。2.提出了一種雙電平自舉柵極鉗位保護(hù)技術(shù)。通過(guò)負(fù)壓檢測(cè)輸出信號(hào)控制高壓側(cè)自舉電容的充電通路,實(shí)現(xiàn)柵壓鉗位;通過(guò)隔離的雙電平自舉電路擴(kuò)展了電平移位電路的輸出電壓范圍,提升了芯片的Vs負(fù)偏壓能力。實(shí)驗(yàn)結(jié)果表明,5V電源電壓下,芯片的Vs負(fù)偏壓能力達(dá)到-6V,同時(shí)品質(zhì)因子提升了20%以上。3.提出了一種采用階梯式動(dòng)態(tài)延時(shí)電路的自適應(yīng)死區(qū)技術(shù)。根據(jù)死區(qū)結(jié)束時(shí)刻開(kāi)關(guān)節(jié)點(diǎn)的電壓狀態(tài)動(dòng)態(tài)加減延遲線的延時(shí)值,從而自適應(yīng)調(diào)整死區(qū)時(shí)間。實(shí)驗(yàn)結(jié)果表明,高側(cè)器件關(guān)斷至低側(cè)器件開(kāi)啟的最小死區(qū)時(shí)間達(dá)到11.6ns,而低側(cè)器件關(guān)斷至高側(cè)器件開(kāi)啟的最小死區(qū)時(shí)間達(dá)到8.4ns。4.提出了一種采用預(yù)充電技術(shù)的高調(diào)諧線性度張弛振蕩器。通過(guò)抵消電容預(yù)充電和有效充電兩個(gè)階段的過(guò)充電壓,消除了比較器失調(diào)和環(huán)路延時(shí)對(duì)振蕩器頻率的影響。實(shí)驗(yàn)結(jié)果表明,振蕩器線性度達(dá)到了99.41%。5.詳細(xì)設(shè)計(jì)了GaN功率器件柵驅(qū)動(dòng)芯片中輸入級(jí)電路、輸出級(jí)小死區(qū)電路、欠壓保護(hù)電路等關(guān)鍵模塊電路,研制了一款GaN功率器件專用驅(qū)動(dòng)芯片,完成了傳輸延時(shí)、開(kāi)關(guān)特性及保護(hù)性能等關(guān)鍵參數(shù)的測(cè)試和考核。
劉暢[7]（2020）在《SiC MOSFET串?dāng)_及高頻振蕩抑制研究》文中研究說(shuō)明功率器件是電力電子技術(shù)的重要組成部分,在工業(yè)應(yīng)用和輸配電系統(tǒng)中有著舉足輕重的地位。對(duì)工業(yè)自動(dòng)化提出更高要求的同時(shí),基于硅材料的功率器件在變頻器的應(yīng)用中已沒(méi)有了進(jìn)一步提高的空間,但碳化硅材料的出現(xiàn)打破了這一技術(shù)瓶頸。國(guó)內(nèi)外學(xué)者紛紛表示SiC MOSFET將取代Si IGBT成為新一代功率器件。本文研究?jī)?nèi)容如下:首先綜述了功率器件的發(fā)展以及SiC MOSFET工程和學(xué)術(shù)背景,歸納總結(jié)了國(guó)內(nèi)外關(guān)于SiC MOSFET在應(yīng)用方面的研究現(xiàn)狀。其次對(duì)功率MOSFET做簡(jiǎn)要介紹,闡述SiC MOSFET相關(guān)特性。著重介紹SiC MOSFET的開(kāi)關(guān)行為模型,對(duì)于不同階段功率器件導(dǎo)通和關(guān)斷過(guò)程,繪制等效電路圖,建立了數(shù)學(xué)方程。然后提出SiC MOSFET橋臂串?dāng)_的問(wèn)題和抑制方法。通過(guò)理論分析及仿真實(shí)驗(yàn)兩種方式的結(jié)合闡述了串?dāng)_產(chǎn)生的原理。介紹了多種抑制串?dāng)_的驅(qū)動(dòng)電路設(shè)計(jì)方法,并基于有源串?dāng)_抑制方法,使用一種改進(jìn)的柵極驅(qū)動(dòng)電路。分析新型驅(qū)動(dòng)電路的工作原理,給出設(shè)計(jì)參數(shù)。介紹仿真軟件和實(shí)驗(yàn)平臺(tái),為驅(qū)動(dòng)電路的設(shè)計(jì)提供分析方法和實(shí)驗(yàn)支撐,并通過(guò)雙脈沖測(cè)試實(shí)驗(yàn)驗(yàn)證了該驅(qū)動(dòng)電路串?dāng)_抑制的有效性。最后提出一種新型的諧振阻尼電路,以減少開(kāi)關(guān)時(shí)的電壓電流振蕩現(xiàn)象。介紹SiC MOSFET寄生參數(shù),并對(duì)SiC MOSFET導(dǎo)通振蕩和關(guān)斷振蕩現(xiàn)象進(jìn)行分析。從理論上定量分析振蕩頻率和阻尼系數(shù),給出不同階段的計(jì)算公式。提出一種采用空心PCB線圈諧振阻尼電路來(lái)抑制SiC MOSFET的開(kāi)關(guān)振蕩問(wèn)題的方法。實(shí)驗(yàn)驗(yàn)證了在不同的條件下該驅(qū)動(dòng)電路均能實(shí)現(xiàn)對(duì)功率側(cè)電壓電流振蕩的抑制。該論文有圖56幅,表4個(gè),參考文獻(xiàn)83篇。
胡歡[8]（2020）在《新型橫向可集成IGBT的研究》文中研究說(shuō)明現(xiàn)今社會(huì)電能的主要來(lái)源依舊是不可再生資源,電力電子技術(shù)作為一種旨在提高電能傳輸和利用效率的技術(shù),可以有效的減少資源消耗。絕緣柵雙極型晶體管（Insulated Gate Bipolar Transistor,IGBT）作為一款在電力電子器件發(fā)展史上里程碑似的器件,結(jié)合了MOSFET驅(qū)動(dòng)功率小、開(kāi)關(guān)速度快和雙極型器件導(dǎo)電能力強(qiáng)等特點(diǎn)。電力電子系統(tǒng)模塊化、復(fù)合化和微型化的進(jìn)程又促進(jìn)了橫向可集成IGBT（Lateral IGBT,LIGBT）的研究和應(yīng)用。但是傳統(tǒng)LIGBT作為一種雙極型器件,由于漂移區(qū)極高濃度的載流子,其關(guān)斷損耗(EOFF)顯著高于單極型器件。并且,由于LIGBT的電流能力強(qiáng),其應(yīng)具有較高短路安全工作特性以防止器件燒毀。除此之外,解決反向?qū)↖GBT（Reverse Conducting IGBT,RC-IGBT）所存在電壓折回現(xiàn)象,也是IGBT研究的熱點(diǎn)之一。為了優(yōu)化LIGBT的關(guān)斷損耗EOFF與導(dǎo)通壓降VON之間的折衷關(guān)系,提高其短路安全工作特性,并解決RC-LIGBT電壓折回的問(wèn)題,本論文中開(kāi)展了如下創(chuàng)新工作:1.提出了一種具有自偏置n型場(chǎng)效應(yīng)晶體管（n-type Metal-Oxide-Semiconductor Field-Effect Transistor,nMOS）的絕緣體上硅LIGBT（Silicon-On-Insulator LIGBT,SOI-LIGBT）。該結(jié)構(gòu)在傳統(tǒng)槽柵型電子注入增強(qiáng)SOI-LIGBT結(jié)構(gòu)基礎(chǔ)上使用了雙表面電場(chǎng)強(qiáng)度降低（Double Reduced Surface Field,Double-RESURF）技術(shù),并引入了一個(gè)自偏置nMOS。Double-RESURF技術(shù)引入的p-top區(qū)可以大幅降低器件關(guān)斷損耗EOFF;并且,該自偏置nMOS可以在開(kāi)啟和關(guān)斷瞬態(tài)下實(shí)現(xiàn)自動(dòng)關(guān)閉和打開(kāi),并自動(dòng)調(diào)控p-top區(qū)的浮空狀態(tài)。因此,該結(jié)構(gòu)既可降低導(dǎo)通態(tài)下的導(dǎo)通電壓VON又可實(shí)現(xiàn)關(guān)斷過(guò)程中載流子的快速抽取,最終該結(jié)構(gòu)VON與EOFF之間的折衷關(guān)系可得到大幅優(yōu)化。仿真結(jié)果表明在相同的EOFF下,本文結(jié)構(gòu)的VON相比于傳統(tǒng)槽柵型電子注入增強(qiáng)SOI-LIGBT（Injection-Enhanced LIGBT,LIEGT）與Double-RESURF LIEGT分別降低了11.4%和32.5%;在相同的VON下,其EOFF相比于后兩者分別降低了70%和89%。2.提出了一種具有二極管鉗位的SOI-LIGBT。該結(jié)構(gòu)利用Double-RESURF技術(shù)來(lái)降低關(guān)斷損耗EOFF,同時(shí)利用p-base區(qū)下方加入的n型重?fù)诫s載流子存儲(chǔ)（n-type Carrier Stored,n-CS）層來(lái)阻擋空穴流入p-base區(qū),從而降低器件的導(dǎo)通壓降VON。另外,該結(jié)構(gòu)在陽(yáng)極一側(cè)加入SiO2深槽來(lái)進(jìn)一步降低器件關(guān)斷損耗EOFF。該結(jié)構(gòu)通過(guò)引入兩個(gè)串聯(lián)的二極管和一個(gè)p型屏蔽（p-type Shielded,p-shield）區(qū)來(lái)消除n-CS層對(duì)擊穿電壓（VB）的不利影響并實(shí)現(xiàn)更低的飽和電流密度。最終該結(jié)構(gòu)VON與EOFF之間的折衷關(guān)系可得到大幅優(yōu)化,并且可實(shí)現(xiàn)更加優(yōu)異的短路安全工作特性。仿真結(jié)果表明在相同的VON下,本文SOI-LIGBT的EOFF相比于傳統(tǒng)SOI-LIGBT以及分離陽(yáng)極短路LIGBT（Separated-Shorted-Anode LIGBT,SSA-LIGBT）分別降低了90%和97%;其短路安全工作的維持時(shí)間將近傳統(tǒng)SOI-LIGBT的三倍。3.提出了一種具有自偏置p型場(chǎng)效應(yīng)晶體管（pMOS）鉗位的Double-RESURF SOI-LIGBT。該結(jié)構(gòu)利用n-CS層對(duì)空穴的阻擋作用來(lái)降低器件的導(dǎo)通壓降VON,并利用Double-RESURF技術(shù)來(lái)降低關(guān)斷損耗EOFF。該結(jié)構(gòu)中引入的自偏置pMOS可以將p-shield區(qū)和n-CS區(qū)的電位鉗位在較低的值,從而避免了p-base/n-CS結(jié)的提前擊穿并降低飽和電流密度。為了使得p-shield區(qū)更易于制作并進(jìn)一步降低p-base區(qū)對(duì)空穴的收集作用,本結(jié)構(gòu)在陰極一側(cè)采用了深槽結(jié)構(gòu)。最終該結(jié)構(gòu)VON與EOFF之間的折衷關(guān)系可得到大幅優(yōu)化,其短路安全工作特性也得到了大幅改善。仿真結(jié)果表明在相同的EOFF下,本文Double-RESURF SOI-LIGBT的VON相比于傳統(tǒng)Double-RESURF SOI-LIGBT降低了15%;其飽和電流密度降低了50%且短路安全工作的維持時(shí)間提高了將近90%。4.提出了一種具有正反并聯(lián)二極管的RC-LIGBT。該結(jié)構(gòu)利用反向并聯(lián)的二極管（DR）來(lái)實(shí)現(xiàn)反向?qū)üδ?并利用正向并聯(lián)的二極管（DF）來(lái)消除電壓折回現(xiàn)象和降低器件關(guān)斷損耗。另外,相比于傳統(tǒng)橫向PiN二極管與傳統(tǒng)LIGBT并聯(lián)的結(jié)構(gòu)以及SSA-LIGBT,該器件的芯片面積利用效率更高。最終本文提出的RC-LIGBT可實(shí)現(xiàn)大幅優(yōu)化的VON-EOFF折衷關(guān)系,并且可實(shí)現(xiàn)無(wú)電壓轉(zhuǎn)折現(xiàn)象的反向?qū)üδ?。另?該結(jié)構(gòu)反向恢復(fù)電荷(Qrr)比傳統(tǒng)橫向PiN二極管更低。仿真結(jié)果表明本文結(jié)構(gòu)的關(guān)斷損耗EOFF和反向恢復(fù)電荷Qrr比傳統(tǒng)橫向PiN二極管與傳統(tǒng)LIGBT并聯(lián)的結(jié)構(gòu)分別降低了44.3%與25.8%,并且其導(dǎo)通壓降VON要顯著低于SSA-LIGBT。
湯宇[9]（2020）在《具有載流子加速效應(yīng)的LIGBT的研究與流片實(shí)現(xiàn)》文中研究指明絕緣柵雙極型晶體管（IGBT）憑借其高柵極輸入阻抗、低導(dǎo)通電阻等優(yōu)點(diǎn),迅速的發(fā)展成為功率半導(dǎo)體器件的典型代表,廣泛地應(yīng)用于家用電器、工業(yè)控制、汽車電子、新能源等領(lǐng)域。由于IGBT器件在導(dǎo)通階段,陽(yáng)極的大注入效應(yīng)使得大量空穴被注入漂移區(qū),漂移區(qū)內(nèi)發(fā)生電導(dǎo)調(diào)制效應(yīng),電子和空穴同時(shí)參與導(dǎo)電,器件的導(dǎo)通電阻迅速降低,而在器件柵極關(guān)斷后,器件電子導(dǎo)電通路關(guān)閉,漂移區(qū)內(nèi)的大量非平衡電子沒(méi)有快速的泄放通路,只能通過(guò)復(fù)合消除,所以形成較長(zhǎng)的拖尾電流現(xiàn)象。這就限制了器件的開(kāi)關(guān)頻率和提高了器件的關(guān)斷損耗。隨著功率半導(dǎo)體市場(chǎng)對(duì)高速大電流開(kāi)關(guān)器件的需求越來(lái)越旺盛,研究者們努力在尋找解決IGBT器件導(dǎo)通電阻與關(guān)斷時(shí)間之間的矛盾制約關(guān)系方案。本文就是在這一的背景下,提出了一種新型的具有載流子加速效應(yīng)的LIGBT（Carrier Accerated Lateral IGBT,CA-LIGBT）器件,本文提出的CA-LIGBT器件是在傳統(tǒng)LIGBT的基礎(chǔ)上,引入一個(gè)位于漂移區(qū)上方的多晶硅輔助柵極,在器件的關(guān)斷階段,該輔助柵極可以在漂移區(qū)中間位置引入一個(gè)新的電場(chǎng)峰值,使得器件在整個(gè)漂移區(qū)內(nèi)的電場(chǎng)分布更加均勻,以提高器件的擊穿電壓。在器件導(dǎo)通階段,該輔助柵極可以提供一個(gè)從陽(yáng)極到輔助柵極的額外電場(chǎng),使得陽(yáng)極注入漂移區(qū)內(nèi)的空穴載流子獲得加速,進(jìn)而提高陽(yáng)極的注入效率,降低器件的導(dǎo)通阻抗。在器件的關(guān)斷過(guò)程中,輔助柵極同樣的會(huì)促進(jìn)空穴載流子向漂移區(qū)內(nèi)注入,以加速漂移區(qū)內(nèi)的非平衡電子復(fù)合速度,從而縮短器件的拖尾電流時(shí)間,減少器件的關(guān)斷損耗?；趯?duì)CA-LIGBT器件的理論分析,本文設(shè)計(jì)了一款400V耐壓的CA-LIGBT器件結(jié)構(gòu),并通過(guò)TCAD軟件Sentaurus對(duì)器件進(jìn)行建模和各項(xiàng)性能仿真驗(yàn)證,根據(jù)仿真結(jié)果,對(duì)比傳統(tǒng)的LIGBT器件,本文設(shè)計(jì)CA-LIGBT器件可以在提高擊穿電壓、導(dǎo)通電流密度的同時(shí),還大幅縮短了器件在關(guān)斷時(shí)的拖尾電流時(shí)間。本文使用了與傳統(tǒng)BCD工藝相兼容的工藝步驟,對(duì)400V CA-LIGBT器件進(jìn)行工藝流程設(shè)計(jì),對(duì)工藝步驟仿真驗(yàn)證后,進(jìn)行了版圖設(shè)計(jì),并在中科渝芯1.0μm工藝下流片,在流片完成進(jìn)行器件的的封裝工作,同時(shí)對(duì)器件的驅(qū)動(dòng)方案進(jìn)行設(shè)計(jì),通過(guò)測(cè)試工作來(lái)驗(yàn)證該驅(qū)動(dòng)方案。經(jīng)過(guò)對(duì)流片后的400V CA-LIGBT器件的測(cè)試,器件的耐壓值為350V,導(dǎo)通電流密度達(dá)到155A/cm2,器件的關(guān)斷時(shí)間為190ns,器件陽(yáng)極的上升時(shí)間為90ns。
張翔[10]（2020）在《基于微型TEC的碳化硅MOSFET的集成散熱技術(shù)研究》文中提出與傳統(tǒng)的硅（Si）材料相比,碳化硅（SiC）材料因具有寬禁帶、高介電常數(shù)、高熱導(dǎo)率、高擊穿電壓等特點(diǎn),使碳化硅器件受到了學(xué)術(shù)界和工業(yè)領(lǐng)域的廣泛研究與關(guān)注。其中以SiC功率MOSFET為代表的電力電子器件,具有低導(dǎo)通電阻、耐高壓、高開(kāi)關(guān)頻率和耐高溫等優(yōu)點(diǎn),因此在現(xiàn)代大功率開(kāi)關(guān)設(shè)備以及高性能電力電子裝置的應(yīng)用中備受青睞。但不可忽視的是,功率性能的提升隨之帶來(lái)的是功率密度的增大,使功率器件在工作過(guò)程中產(chǎn)生更多的熱量。即使是具有耐高溫特性的SiC MOSFET,長(zhǎng)時(shí)間工作在高溫環(huán)境中,器件的動(dòng)、靜態(tài)性能依然會(huì)受到影響。目前SiC MOSFET所需的高溫封裝技術(shù)還不成熟,芯片結(jié)溫過(guò)高將導(dǎo)致芯片內(nèi)部和器件封裝的微結(jié)構(gòu)承受更加顯著的熱失配應(yīng)力,導(dǎo)致器件故障和失效。在SiC MOSFET缺乏可靠的高溫封裝技術(shù)的情況下,尋找一種合理有效的散熱方式成為了 SiC MOSFET發(fā)展的必然選擇。針對(duì)以上問(wèn)題,本文對(duì)SiC MOSFET采用熱電制冷技術(shù)進(jìn)行熱管理展開(kāi)研究。通過(guò)自主設(shè)計(jì)與制備微型熱電制冷器（TEC）的方式,對(duì)含有微型TEC的SiC MOSFET進(jìn)行集成封裝。首先采用解析計(jì)算和有限元計(jì)算的形式對(duì)微型TEC的熱電偶臂結(jié)構(gòu)參數(shù)進(jìn)行設(shè)計(jì),并分析電極焦耳熱效應(yīng)作為非理想因素時(shí)產(chǎn)生的影響,確定了各項(xiàng)結(jié)構(gòu)參數(shù)的尺寸范圍。然后采用半導(dǎo)體微加工技術(shù)進(jìn)行微型TEC單對(duì)熱電偶臂的制備,驗(yàn)證了結(jié)構(gòu)設(shè)計(jì)方案在制備工藝上的可行性。最后將完整的微型TEC與SiC MOSFET的裸芯片進(jìn)行封裝,并對(duì)封裝完成的SiC MOSFET進(jìn)行溫度測(cè)試和電學(xué)性能測(cè)試。實(shí)驗(yàn)結(jié)果表明,微型TEC工作時(shí)能夠減小SiC MOSFET的芯片表面溫度和殼溫,同時(shí)能夠減小導(dǎo)通電阻,降低導(dǎo)通損耗,但是對(duì)開(kāi)關(guān)損耗影響卻不大。整體研究表明,集成封裝的微型TEC在一定程度上能夠?qū)iC MOSFET起到熱管理的作用,并能夠減小SiC MOSFET的導(dǎo)通損耗。
二、碳化硅PMOS器件特性模擬及仿真（論文開(kāi)題報(bào)告）
（1）論文研究背景及目的
此處內(nèi)容要求：
首先簡(jiǎn)單簡(jiǎn)介論文所研究問(wèn)題的基本概念和背景，再而簡(jiǎn)單明了地指出論文所要研究解決的具體問(wèn)題，并提出你的論文準(zhǔn)備的觀點(diǎn)或解決方法。
寫法范例：
本文主要提出一款精簡(jiǎn)64位RISC處理器存儲(chǔ)管理單元結(jié)構(gòu)并詳細(xì)分析其設(shè)計(jì)過(guò)程。在該MMU結(jié)構(gòu)中,TLB采用叁個(gè)分離的TLB,TLB采用基于內(nèi)容查找的相聯(lián)存儲(chǔ)器并行查找,支持粗粒度為64KB和細(xì)粒度為4KB兩種頁(yè)面大小,采用多級(jí)分層頁(yè)表結(jié)構(gòu)映射地址空間,并詳細(xì)論述了四級(jí)頁(yè)表轉(zhuǎn)換過(guò)程,TLB結(jié)構(gòu)組織等。該MMU結(jié)構(gòu)將作為該處理器存儲(chǔ)系統(tǒng)實(shí)現(xiàn)的一個(gè)重要組成部分。
（2）本文研究方法
調(diào)查法：該方法是有目的、有系統(tǒng)的搜集有關(guān)研究對(duì)象的具體信息。
觀察法：用自己的感官和輔助工具直接觀察研究對(duì)象從而得到有關(guān)信息。
實(shí)驗(yàn)法：通過(guò)主支變革、控制研究對(duì)象來(lái)發(fā)現(xiàn)與確認(rèn)事物間的因果關(guān)系。
文獻(xiàn)研究法：通過(guò)調(diào)查文獻(xiàn)來(lái)獲得資料，從而全面的、正確的了解掌握研究方法。
實(shí)證研究法：依據(jù)現(xiàn)有的科學(xué)理論和實(shí)踐的需要提出設(shè)計(jì)。
定性分析法：對(duì)研究對(duì)象進(jìn)行“質(zhì)”的方面的研究，這個(gè)方法需要計(jì)算的數(shù)據(jù)較少。
定量分析法：通過(guò)具體的數(shù)字，使人們對(duì)研究對(duì)象的認(rèn)識(shí)進(jìn)一步精確化。
跨學(xué)科研究法：運(yùn)用多學(xué)科的理論、方法和成果從整體上對(duì)某一課題進(jìn)行研究。
功能分析法：這是社會(huì)科學(xué)用來(lái)分析社會(huì)現(xiàn)象的一種方法，從某一功能出發(fā)研究多個(gè)方面的影響。
模擬法：通過(guò)創(chuàng)設(shè)一個(gè)與原型相似的模型來(lái)間接研究原型某種特性的一種形容方法。
三、碳化硅PMOS器件特性模擬及仿真（論文提綱范文）
（1）1.2kV碳化硅MOSFET器件新結(jié)構(gòu)研究（論文提綱范文）
| 摘要 |
| abstract |
| 第一章 緒論 |
| 1.1 研究工作的背景與意義 |
| 1.2 平面柵SiC MOSFET的發(fā)展現(xiàn)狀 |
| 1.3 槽柵SiC MOSFET的發(fā)展現(xiàn)狀 |
| 1.4 本文的主要工作 |
| 第二章 碳化硅MOSFET器件理論研究 |
| 2.1 SiC MOSFET的基本結(jié)構(gòu)及特點(diǎn) |
| 2.2 SiC MOSFET靜態(tài)特性 |
| 2.2.1 導(dǎo)通電阻 |
| 2.2.2 轉(zhuǎn)移特性 |
| 2.2.3 阻斷特性 |
| 2.2.4 第三象限特性 |
| 2.3 SiC MOSFET動(dòng)態(tài)特性 |
| 2.3.1 電容特性及柵電荷特性 |
| 2.3.2 開(kāi)關(guān)特性及高頻優(yōu)值 |
| 2.4 本章小結(jié) |
| 第三章 集成低勢(shì)壘二極管的SiC MOSFET設(shè)計(jì) |
| 3.1 LBD-MOSFET特征結(jié)構(gòu)與機(jī)理分析 |
| 3.2 第三象限特性分析 |
| 3.3 靜態(tài)特性的折中與優(yōu)化 |
| 3.4 動(dòng)態(tài)特性分析 |
| 3.4.1 柵電容及柵電荷特性研究 |
| 3.4.2 開(kāi)關(guān)特性及反向恢復(fù)特性研究 |
| 3.5 LBD-MOSFET與 C-MOSFET特性對(duì)比 |
| 3.6 LBD-MOSFET工藝流程設(shè)計(jì) |
| 3.7 本章小結(jié) |
| 第四章 P+屏蔽層電位可調(diào)的SiC MOSFET設(shè)計(jì) |
| 4.1 特征結(jié)構(gòu)與機(jī)理分析 |
| 4.2 靜態(tài)特性研究 |
| 4.2.1 導(dǎo)通特性研究 |
| 4.2.2 反向阻斷特性研究 |
| 4.3 開(kāi)關(guān)特性分析 |
| 4.3.1 動(dòng)態(tài)開(kāi)關(guān)過(guò)程中P+屏蔽層電位變化規(guī)律 |
| 4.3.2 柵電荷特性研究 |
| 4.3.3 開(kāi)關(guān)損耗研究 |
| 4.4 JP-MOSFET與其他結(jié)構(gòu)的特性對(duì)比 |
| 4.5 JP-MOSFET工藝流程設(shè)計(jì) |
| 4.6 本章小結(jié) |
| 第五章 總結(jié) |
| 致謝 |
| 參考文獻(xiàn) |
| 攻讀碩士學(xué)位期間取得的成果 |
（2）負(fù)壓集成高可靠SiC MOSFET驅(qū)動(dòng)策略的研究與電路設(shè)計(jì)（論文提綱范文）
| 摘要 |
| abstract |
| 第一章 緒論 |
| 1.1 課題研究背景及其意義 |
| 1.2 SiC MOSFET驅(qū)動(dòng)現(xiàn)狀及發(fā)展趨勢(shì) |
| 1.3 本文主要內(nèi)容及結(jié)構(gòu)安排 |
| 第二章 SiC MOSFET的基本特性 |
| 2.1 SiC MOSFET器件特性 |
| 2.1.1 SiC MOSFET柵極電荷及柵極電容 |
| 2.1.2 SiC MOSFET柵極電阻 |
| 2.1.3 SiC MOSFET閾值電壓 |
| 2.2 SiC MOSFET開(kāi)關(guān)特性 |
| 2.2.1 SiC MOSFET Ⅰ-Ⅴ曲線 |
| 2.2.2 SiC MOSFET開(kāi)關(guān)特性 |
| 2.3 SiC MOSFET驅(qū)動(dòng)設(shè)計(jì)要求 |
| 2.4 本章小結(jié) |
| 第三章 大電流負(fù)壓集成電荷泵SiC MOSFET驅(qū)動(dòng)策略及概述 |
| 3.1 動(dòng)態(tài)柵極電阻驅(qū)動(dòng)策略 |
| 3.2 分段多電平驅(qū)動(dòng)策略 |
| 3.3 諧振能量回收驅(qū)動(dòng)策略 |
| 3.4 動(dòng)態(tài)密勒鉗位防串?dāng)_驅(qū)動(dòng)策略 |
| 3.5 大電流負(fù)壓集成電荷泵SiC MOSFET驅(qū)動(dòng)策略 |
| 3.6 本章小結(jié) |
| 第四章 負(fù)壓集成高可靠閉環(huán)線性電荷泵的電路設(shè)計(jì) |
| 4.1 電荷泵閉環(huán)線性系統(tǒng)及其功率級(jí)驅(qū)動(dòng)的整體架構(gòu)設(shè)計(jì) |
| 4.1.1 負(fù)壓電荷泵結(jié)構(gòu)模型 |
| 4.1.2 閉環(huán)線性系統(tǒng)的功能設(shè)計(jì)和整體框架 |
| 4.1.3 具有密勒鉗位的功率級(jí)驅(qū)動(dòng)模塊功能設(shè)計(jì) |
| 4.2 正負(fù)壓轉(zhuǎn)換電荷泵的模型建立與分析 |
| 4.2.1 電荷泵的大信號(hào)模型分析 |
| 4.2.2 電荷泵的小信號(hào)模型分析 |
| 4.2.3 電荷泵的電容值和開(kāi)關(guān)頻率的選擇 |
| 4.3 環(huán)路穩(wěn)定性的分析 |
| 4.3.1 環(huán)路增益的分析 |
| 4.3.2 環(huán)路的零極點(diǎn)分析 |
| 4.3.3 環(huán)路的Simplis建模 |
| 4.4 環(huán)路的具體電路設(shè)計(jì) |
| 4.4.1 環(huán)路內(nèi)基準(zhǔn)電壓的設(shè)置 |
| 4.4.2 誤差放大器EA及運(yùn)放OP1 的設(shè)計(jì) |
| 4.4.3 運(yùn)放OP2~5 的設(shè)計(jì) |
| 4.4.4 比較器CMP1~2 的設(shè)計(jì) |
| 4.5 具有密勒鉗位功能的電荷泵驅(qū)動(dòng)模塊的具體電路設(shè)計(jì) |
| 4.5.1 浮動(dòng)電源軌產(chǎn)生電路設(shè)計(jì) |
| 4.5.2 瞬態(tài)增強(qiáng)電路設(shè)計(jì) |
| 4.5.3 延遲時(shí)間單元設(shè)計(jì) |
| 4.5.4 防穿通邏輯電路設(shè)計(jì) |
| 4.5.5 電平位移電路設(shè)計(jì) |
| 4.5.6 防串?dāng)_模塊電路設(shè)計(jì) |
| 4.6 本章小結(jié) |
| 第五章 負(fù)壓電荷泵及SiC MOSFET驅(qū)動(dòng)策略的電路仿真驗(yàn)證 |
| 5.1 負(fù)壓電荷泵整體電路的仿真驗(yàn)證 |
| 5.1.1 負(fù)壓電荷泵的整體仿真驗(yàn)證 |
| 5.1.2 負(fù)壓電荷泵驅(qū)動(dòng)級(jí)的整體仿真驗(yàn)證 |
| 5.2 閉環(huán)線性電荷泵環(huán)路子模塊的仿真驗(yàn)證 |
| 5.2.1 誤差放大器EA的仿真驗(yàn)證 |
| 5.2.2 運(yùn)放OP2 的交流仿真驗(yàn)證 |
| 5.2.3 比較器CMP的功能仿真驗(yàn)證 |
| 5.3 負(fù)壓電荷泵驅(qū)動(dòng)級(jí)部分子模塊的仿真驗(yàn)證 |
| 5.4 SiC MOSFET驅(qū)動(dòng)級(jí)模塊的整體仿真驗(yàn)證 |
| 5.5 芯片版圖設(shè)計(jì) |
| 5.6 本章小結(jié) |
| 第六章 總結(jié)與展望 |
| 6.1 全文總結(jié) |
| 6.2 后續(xù)工作展望 |
| 致謝 |
| 參考文獻(xiàn) |
| 攻讀碩士學(xué)位期間取得的成果 |
（3）高邊開(kāi)關(guān)驅(qū)動(dòng)器及其保護(hù)電路的設(shè)計(jì)（論文提綱范文）
| 摘要 |
| abstract |
| 第一章 緒論 |
| 1.1 智能功率集成電路 |
| 1.1.1 智能功率集成電路概述 |
| 1.1.2 智能功率集成電路的發(fā)展 |
| 1.2 高邊功率開(kāi)關(guān)的特性 |
| 1.2.1 高邊功率開(kāi)關(guān)的實(shí)現(xiàn)方式 |
| 1.2.2 高邊功率開(kāi)關(guān)的保護(hù)電路 |
| 1.3 論文主要內(nèi)容及結(jié)構(gòu)安排 |
| 第二章 高邊功率開(kāi)關(guān)整體及相關(guān)技術(shù)介紹 |
| 2.1 高邊功率開(kāi)關(guān)整體結(jié)構(gòu)設(shè)計(jì) |
| 2.1.1 總體電路結(jié)構(gòu) |
| 2.1.2 主要功能與設(shè)計(jì)指標(biāo) |
| 2.2 高邊功率開(kāi)關(guān)各模塊功能分析 |
| 2.2.1 保護(hù)電路模塊功能分析 |
| 2.2.2 驅(qū)動(dòng)電路模塊功能分析 |
| 2.3 高邊電路柵極驅(qū)動(dòng)技術(shù) |
| 2.3.1 P型器件高邊驅(qū)動(dòng)技術(shù) |
| 2.3.2 N型器件高邊驅(qū)動(dòng)技術(shù) |
| 2.4 智能功率集成電路的關(guān)鍵技術(shù) |
| 2.4.1 BCD工藝技術(shù) |
| 2.4.2 大電流功率器件 |
| 2.4.3 芯片可靠性 |
| 2.5 本章小結(jié) |
| 第三章 高邊功率開(kāi)關(guān)的保護(hù)電路設(shè)計(jì) |
| 3.1 過(guò)壓保護(hù)電路 |
| 3.1.1 過(guò)壓保護(hù)電路及原理分析 |
| 3.1.2 過(guò)壓保護(hù)電路仿真分析 |
| 3.2 過(guò)溫保護(hù)電路 |
| 3.2.1 過(guò)溫保護(hù)電路及原理 |
| 3.2.2 過(guò)溫保護(hù)電路仿真分析 |
| 3.3 短路檢測(cè)電路 |
| 3.3.1 短路檢測(cè)電路 |
| 3.3.2 短路檢測(cè)電路仿真分析 |
| 3.4 欠壓保護(hù)和內(nèi)部電壓源 |
| 3.4.1 欠壓保護(hù)和內(nèi)部電壓源電路 |
| 3.4.2 欠壓保護(hù)和內(nèi)部電壓源仿真分析 |
| 3.5 本章小結(jié) |
| 第四章 高邊功率開(kāi)關(guān)的驅(qū)動(dòng)器設(shè)計(jì) |
| 4.1 驅(qū)動(dòng)電路設(shè)計(jì)與分析 |
| 4.1.1 振蕩器電路 |
| 4.1.2 交叉耦合電荷泵原理 |
| 4.1.3 功率開(kāi)關(guān)驅(qū)動(dòng)器電路 |
| 4.1.4 功率開(kāi)關(guān)驅(qū)動(dòng)器仿真分析 |
| 4.2 邏輯模塊設(shè)計(jì)與分析 |
| 4.2.1 邏輯模塊電路設(shè)計(jì) |
| 4.2.2 邏輯模塊電路仿真 |
| 4.3 本章總結(jié) |
| 第五章 高邊開(kāi)關(guān)電路的整體仿真及版圖設(shè)計(jì) |
| 5.1 開(kāi)關(guān)芯片關(guān)鍵參數(shù)仿真 |
| 5.1.1 芯片導(dǎo)通電阻 |
| 5.1.2 芯片開(kāi)關(guān)特性 |
| 5.2 保護(hù)電路整體仿真 |
| 5.2.1 過(guò)壓保護(hù)仿真 |
| 5.2.2 欠壓保護(hù)仿真 |
| 5.2.3 短路檢測(cè)仿真 |
| 5.2.4 過(guò)溫保護(hù)仿真 |
| 5.3 高邊功率開(kāi)關(guān)版圖設(shè)計(jì) |
| 5.3.1 版圖設(shè)計(jì)流程介紹 |
| 5.3.2 高邊開(kāi)關(guān)芯片部分版圖 |
| 5.4 本章小結(jié) |
| 第六章 總結(jié)與展望 |
| 致謝 |
| 參考文獻(xiàn) |
| 攻讀碩士學(xué)位期間取得的成果 |
（4）基于肖特基接觸的MCT功率器件的結(jié)構(gòu)設(shè)計(jì)及其性能研究（論文提綱范文）
| 摘要 |
| abstract |
| 第1章 緒論 |
| 1.1 引言 |
| 1.2 電力電子技術(shù)與功率器件 |
| 1.3 MCT的發(fā)展歷史和研究現(xiàn)狀 |
| 1.4 MCT的可靠性 |
| 1.5 本文的主要工作和論文框架 |
| 第2章 肖特基二極管和MCT的工作原理 |
| 2.1 肖特基二極管的工作原理 |
| 2.1.1 肖特基接觸 |
| 2.1.2 肖特基接觸的電流成分 |
| 2.1.3 肖特基勢(shì)壘二極管的電流方程 |
| 2.2 MCT的結(jié)構(gòu)和工作原理 |
| 2.2.1 MCT器件的結(jié)構(gòu) |
| 2.2.2 MCT器件的擊穿特性 |
| 2.2.3 MCT器件的導(dǎo)通原理 |
| 2.2.4 MCT器件的關(guān)斷原理 |
| 2.3 本章小結(jié) |
| 第3章 基于肖特基的MCT結(jié)構(gòu)設(shè)計(jì)和靜態(tài)性能仿真 |
| 3.1 歐姆接觸的C-MCT |
| 3.1.1 C-MCT的仿真結(jié)構(gòu) |
| 3.1.2 C-MCT的正向阻斷特性 |
| 3.1.3 C-MCT的導(dǎo)通特性 |
| 3.2 基于肖特基接觸的S-MCT |
| 3.2.1 S-MCT的物理結(jié)構(gòu) |
| 3.2.2 S-MCT的電路分析 |
| 3.3 S-MCT和 C-MCT正向阻斷特性對(duì)比 |
| 3.3.1 V_(GC)=0阻斷特性 |
| 3.3.2 V_(GC=-10V阻斷特性 |
| 3.4 S-MCT和 C-MCT導(dǎo)通特性對(duì)比 |
| 3.4.1 閾值電壓 |
| 3.4.2 不同溫度下的導(dǎo)通特性 |
| 3.5 本章小結(jié) |
| 第4章 S-MCT的動(dòng)態(tài)特性仿真 |
| 4.1 感性負(fù)載下的性能 |
| 4.1.1 雙脈沖電路 |
| 4.1.2 開(kāi)通性能 |
| 4.1.3 關(guān)斷性能 |
| 4.2 容性負(fù)載下的性能 |
| 4.2.1 脈沖放電電路 |
| 4.2.2 動(dòng)態(tài)特性 |
| 4.2.3 放電損耗 |
| 4.3 電極可靠性 |
| 4.3.1 電流集中 |
| 4.3.2 緩解電流集中的原理 |
| 4.4 本章小結(jié) |
| 第5章 總結(jié)與展望 |
| 5.1 總結(jié) |
| 5.2 展望 |
| 參考文獻(xiàn) |
| 致謝 |
| 附錄A 個(gè)人簡(jiǎn)歷 |
| 附錄B 研究成果 |
（5）一種高溫CMOS低壓差線性穩(wěn)壓器設(shè)計(jì)（論文提綱范文）
| 致謝 |
| 摘要 |
| ABSTRACT |
| 1 引言 |
| 1.1 高溫集成電路應(yīng)用背景及研究意義 |
| 1.2 高溫集成電路研究主要成果及現(xiàn)狀 |
| 1.3 低壓差線性穩(wěn)壓器研究重要性 |
| 1.4 本文主要研究?jī)?nèi)容 |
| 2 溫度對(duì)體硅CMOS器件的影響 |
| 2.1 溫度對(duì)體硅本征載流子的影響 |
| 2.1.1 本征載流子概念 |
| 2.1.2 溫度對(duì)本征載流子濃度的影響 |
| 2.2 溫度對(duì)MOS器件泄漏電流的影響 |
| 2.2.1 MOS器件的泄漏電流 |
| 2.2.2 泄漏電流隨溫度變化的關(guān)系 |
| 2.3 溫度對(duì)MOS管閾值電壓的影響 |
| 2.3.1 費(fèi)米勢(shì)的溫度效應(yīng) |
| 2.3.2 高溫下MOS管閾值電壓的溫度特性 |
| 2.4 溫度對(duì)MOS器件表面載流子遷移率及性能的影響 |
| 2.4.1 MOS器件表面載流子遷移率隨溫度的變化 |
| 2.4.2 載流子遷移率的溫度變化對(duì)MOSFET性能的影響 |
| 2.5 本章小結(jié) |
| 3 高溫體硅CMOS模擬集成電路設(shè)計(jì)方法 |
| 3.1 高溫體硅CMOS集成電路需解決的主要問(wèn)題 |
| 3.2 材料及工藝參數(shù)的選取 |
| 3.2.1 襯底摻雜濃度的選取 |
| 3.2.2 柵氧化層厚度的選取 |
| 3.2.3 漏結(jié)面積參數(shù)的選取 |
| 3.3 零溫度系數(shù)點(diǎn)偏置電壓理論 |
| 3.3.1 零溫度系數(shù)點(diǎn)的存在性 |
| 3.3.2 零溫度系數(shù)偏置點(diǎn)存在的條件 |
| 3.3.3 ZTC點(diǎn)的柵偏置電壓 |
| 3.3.4 MOS管在零溫度系數(shù)點(diǎn)的小信號(hào)參數(shù) |
| 3.3.5 零溫度系數(shù)點(diǎn)的選取 |
| 3.4 高溫CMOS集成電路參數(shù)設(shè)計(jì)方法 |
| 3.4.1 高溫下泄漏電流對(duì)MOS管電路性能的影響 |
| 3.4.2 溝道長(zhǎng)度L及寬長(zhǎng)比W/L的選取 |
| 3.4.3 泄漏電流匹配的方法 |
| 3.5 本章小結(jié) |
| 4 高溫線性低壓差穩(wěn)壓器設(shè)計(jì) |
| 4.1 LDO系統(tǒng)拓?fù)浣Y(jié)構(gòu)設(shè)計(jì) |
| 4.1.1 帶隙基準(zhǔn)電壓源設(shè)計(jì) |
| 4.1.2 偏置電路 |
| 4.1.3 LDO核心控制環(huán)路 |
| 4.1.4 過(guò)流保護(hù)電路設(shè)計(jì) |
| 4.2 工藝選取及模型分析 |
| 4.2.1 泄漏電流分析及補(bǔ)償方法選用 |
| 4.2.2 零溫度系數(shù)偏置點(diǎn)仿真分析 |
| 4.3 高溫線性低壓差穩(wěn)壓器電路設(shè)計(jì)及仿真 |
| 4.3.1 恒流源偏置電路 |
| 4.3.2 電壓基準(zhǔn)源電路 |
| 4.3.3 LDO核心控制環(huán)路及限流保護(hù)電路 |
| 4.3.4 ESD保護(hù)電路 |
| 4.4 LDO主要仿真參數(shù)指標(biāo) |
| 4.4.1 電氣特性 |
| 4.4.2 主要仿真波形 |
| 4.5 本章小結(jié) |
| 5 高溫LDO的版圖設(shè)計(jì) |
| 5.1 高溫電路版圖防閂鎖設(shè)計(jì) |
| 5.2 MOS管的源漏面積 |
| 5.3 輸出調(diào)整管版圖設(shè)計(jì) |
| 5.4 本章小結(jié) |
| 6 芯片封裝測(cè)試 |
| 6.1 芯片流片及封裝 |
| 6.2 芯片測(cè)試結(jié)果 |
| 6.2.1 基準(zhǔn)電壓溫漂測(cè)試 |
| 6.2.2 LDO參數(shù)測(cè)試 |
| 6.3 本章小結(jié) |
| 7 結(jié)論 |
| 7.1 工作總結(jié) |
| 7.2 工作展望 |
| 參考文獻(xiàn) |
| 作者簡(jiǎn)歷及攻讀碩士/博士學(xué)位期間取得的研究成果 |
| 學(xué)位論文數(shù)據(jù)集 |
（6）氮化鎵功率器件柵驅(qū)動(dòng)芯片關(guān)鍵技術(shù)研究（論文提綱范文）
| 摘要 |
| Abstract |
| 第一章 緒論 |
| 1.1 課題研究背景 |
| 1.2 氮化鎵功率器件柵驅(qū)動(dòng)芯片技術(shù)研究現(xiàn)狀與發(fā)展 |
| 1.3 主要研究?jī)?nèi)容 |
| 第二章 低延時(shí)瞬態(tài)噪聲抑制技術(shù)研究 |
| 2.1 瞬態(tài)dVs/dt噪聲產(chǎn)生機(jī)理 |
| 2.2 高壓瞬態(tài)噪聲干擾驅(qū)動(dòng)芯片的工作機(jī)理 |
| 2.3 傳統(tǒng)瞬時(shí)噪聲抑制技術(shù) |
| 2.4 新型低延時(shí)雙重互鎖瞬態(tài)噪聲抑制技術(shù) |
| 2.5 本章小結(jié) |
| 第三章 氮化鎵功率器件柵極過(guò)壓保護(hù)技術(shù)研究 |
| 3.1 氮化鎵功率器件柵極擊穿特性 |
| 3.2 柵極過(guò)壓的形成機(jī)理 |
| 3.3 傳統(tǒng)電壓鉗位保護(hù)技術(shù) |
| 3.4 新型雙電平自舉柵極鉗位保護(hù)技術(shù) |
| 3.5 本章小結(jié) |
| 第四章 防直通自適應(yīng)死區(qū)技術(shù)研究 |
| 4.1 氮化鎵功率器件反向?qū)ㄌ匦?/td> |
| 4.2 氮化鎵功率器件續(xù)流狀態(tài)形成機(jī)理 |
| 4.3 傳統(tǒng)自適應(yīng)死區(qū)技術(shù) |
| 4.4 新型階梯式自適應(yīng)死區(qū)技術(shù) |
| 4.5 本章小結(jié) |
| 第五章 氮化鎵功率器件專用驅(qū)動(dòng)芯片設(shè)計(jì)與測(cè)試分析 |
| 5.1 氮化鎵功率器件驅(qū)動(dòng)芯片整體架構(gòu) |
| 5.2 接口電路與保護(hù)電路設(shè)計(jì) |
| 5.3 新型高調(diào)諧線性度張弛振蕩器 |
| 5.4 版圖設(shè)計(jì) |
| 5.5 測(cè)試分析 |
| 5.6 本章小結(jié) |
| 第六章 總結(jié)與展望 |
| 6.1 總結(jié) |
| 6.2 展望 |
| 致謝 |
| 參考文獻(xiàn) |
| 博士期間的研究成果 |
（7）SiC MOSFET串?dāng)_及高頻振蕩抑制研究（論文提綱范文）
| 致謝 |
| 摘要 |
| abstract |
| 變量注釋表 |
| 1 緒論 |
| 1.1 研究背景及意義 |
| 1.2 國(guó)內(nèi)外研究現(xiàn)狀 |
| 1.3 本文主要研究?jī)?nèi)容 |
| 2 SiC MOSFET特性及開(kāi)關(guān)行為研究 |
| 2.1 功率MOSFET特性分析 |
| 2.2 開(kāi)關(guān)過(guò)程及行為模型 |
| 2.3 本章小結(jié) |
| 3 SiC MOSFET串?dāng)_抑制驅(qū)動(dòng)電路設(shè)計(jì) |
| 3.1 串?dāng)_機(jī)理及典型抑制方法 |
| 3.2 新型串?dāng)_抑制驅(qū)動(dòng)電路 |
| 3.3 仿真和實(shí)驗(yàn)平臺(tái) |
| 3.4 實(shí)驗(yàn)與分析 |
| 3.5 本章小結(jié) |
| 4 SiC MOSFET開(kāi)關(guān)振蕩機(jī)理分析及抑制方法研究 |
| 4.1 SiC MOSFET振蕩機(jī)理分析 |
| 4.2 空心PCB線圈阻尼振蕩抑制電路 |
| 4.3 實(shí)驗(yàn)與分析 |
| 4.4 本章小結(jié) |
| 5 結(jié)論與展望 |
| 5.1 結(jié)論 |
| 5.2 展望 |
| 參考文獻(xiàn) |
| 作者簡(jiǎn)歷 |
| 學(xué)位論文數(shù)據(jù)集 |
（8）新型橫向可集成IGBT的研究（論文提綱范文）
| 摘要 |
| abstract |
| 第一章 緒論 |
| 1.1 電力電子技術(shù) |
| 1.2 功率半導(dǎo)體器件簡(jiǎn)介 |
| 1.3 智能功率集成電路及其工藝實(shí)現(xiàn) |
| 1.3.1 智能功率集成電路簡(jiǎn)介 |
| 1.3.2 BCD工藝簡(jiǎn)介 |
| 1.3.3 SOI工藝簡(jiǎn)介 |
| 1.4 表面橫向耐壓區(qū)的優(yōu)化 |
| 1.4.1 場(chǎng)板和結(jié)終端擴(kuò)展技術(shù)以及OPTVLD理論 |
| 1.4.2 降低表面電場(chǎng)強(qiáng)度技術(shù) |
| 1.4.3 SOI RESURF技術(shù) |
| 1.5 橫向IGBT的研究現(xiàn)狀 |
| 1.5.1 傳統(tǒng)IGBT結(jié)構(gòu)及其工作原理介紹 |
| 1.5.2 橫向IGBT的結(jié)構(gòu)優(yōu)化 |
| 1.6 小結(jié) |
| 1.7 本論文的主要研究工作 |
| 第二章 具有自偏置nMOS的 SOI-LIGBT的研究 |
| 2.1 LIGBT導(dǎo)通電壓V_(ON)與關(guān)斷損耗E_(OFF)的分析 |
| 2.1.1 LIGBT漂移區(qū)載流子分布與V_(ON)和 E_(OFF)的關(guān)系 |
| 2.1.2 LIGBT漂移區(qū)內(nèi)p型摻雜區(qū)域?qū)_(OFF)的影響 |
| 2.2 具有自偏置n MOS的 SOI-LIGBT |
| 2.2.1 器件的結(jié)構(gòu)與原理 |
| 2.2.2 器件特性的仿真 |
| 2.2.2.1 自偏置n MOS的柵壓波形變化 |
| 2.2.2.2 器件穩(wěn)態(tài)電學(xué)特性 |
| 2.2.2.3 器件瞬態(tài)電學(xué)特性 |
| 2.2.2.4 LIGBT-Pro的關(guān)斷損耗-導(dǎo)通壓降折衷關(guān)系 |
| 2.2.2.5 p-top區(qū)摻雜濃度的影響 |
| 2.2.2.6 自偏置n MOS閾值電壓的影響 |
| 2.2.3 制造工藝流程 |
| 2.3 小結(jié) |
| 第三章 具有二極管鉗位的SOI-LIGBT的研究 |
| 3.1 n型載流子存儲(chǔ)層對(duì)器件特性的影響 |
| 3.2 具有二極管鉗位的SOI-LIGBT |
| 3.2.1 器件的結(jié)構(gòu)與原理 |
| 3.2.2 器件特性的仿真 |
| 3.2.2.1 器件的耐壓特性 |
| 3.2.2.2 器件穩(wěn)態(tài)電學(xué)特性 |
| 3.2.2.3 器件瞬態(tài)電學(xué)特性 |
| 3.2.2.4 關(guān)斷損耗-導(dǎo)通壓降折衷關(guān)系 |
| 3.2.2.5 p-top區(qū)摻雜濃度的影響 |
| 3.3 小結(jié) |
| 第四章 具有自偏置pMOS鉗位的SOI-LIGBT的研究 |
| 4.1 具有自偏置pMOS鉗位的SOI-LIGBT |
| 4.1.1 器件的結(jié)構(gòu)與原理 |
| 4.1.2 器件特性的仿真 |
| 4.1.2.1 器件的耐壓特性 |
| 4.1.2.2 器件穩(wěn)態(tài)電學(xué)特性 |
| 4.1.2.3 器件瞬態(tài)電學(xué)特性 |
| 4.1.2.4 關(guān)斷損耗-導(dǎo)通壓降折衷關(guān)系 |
| 4.1.2.5 自偏置pMOS閾值電壓的影響 |
| 4.1.2.6 p-top區(qū)摻雜濃度的影響 |
| 4.1.3 制造工藝流程 |
| 4.2 小結(jié) |
| 第五章 具有正反并聯(lián)二極管的RC-LIGBT的研究 |
| 5.1 RC-IGBT的工作原理以及各種改進(jìn)結(jié)構(gòu)簡(jiǎn)介 |
| 5.1.1 RC-IGBT的工作原理 |
| 5.1.2 RC-IGBT的各種改進(jìn)結(jié)構(gòu) |
| 5.2 具有正反并聯(lián)二極管的RC-LIGBT |
| 5.2.1 器件的結(jié)構(gòu)與原理 |
| 5.2.2 器件特性的仿真 |
| 5.2.2.1 器件的耐壓特性 |
| 5.2.2.2 器件的穩(wěn)態(tài)電學(xué)特性 |
| 5.2.2.3 器件瞬態(tài)電學(xué)特性 |
| 5.2.2.4 器件的關(guān)斷損耗-導(dǎo)通壓降折衷關(guān)系 |
| 5.2.2.5 器件的反向恢復(fù)電荷-導(dǎo)通壓降折衷關(guān)系 |
| 5.2.3 制造工藝流程 |
| 5.3 小結(jié) |
| 第六章 全文總結(jié)與展望 |
| 6.1 全文總結(jié) |
| 6.2 后續(xù)工作展望 |
| 致謝 |
| 參考文獻(xiàn) |
| 攻讀博士學(xué)位期間取得的成果 |
（9）具有載流子加速效應(yīng)的LIGBT的研究與流片實(shí)現(xiàn)（論文提綱范文）
| 摘要 |
| abstract |
| 第一章 緒論 |
| 1.1 研究背景與研究意義 |
| 1.2 功率半導(dǎo)體器件發(fā)展 |
| 1.3 IGBT器件概述 |
| 1.3.1 IGBT器件的發(fā)展歷程及研究現(xiàn)狀 |
| 1.3.2 高速IGBT器件的發(fā)展技術(shù) |
| 1.4 論文主要工作及章節(jié)安排 |
| 第二章 LIGBT的工作原理和基本特性 |
| 2.1 LIGBT的基本結(jié)構(gòu)及工作原理 |
| 2.2 LIGBT的基本特性 |
| 2.2.1 LIGBT的耐壓特性 |
| 2.2.2 LIGBT的閾值電壓特性 |
| 2.2.3 LIGBT的導(dǎo)通特性 |
| 2.2.4 LIGBT的開(kāi)關(guān)特性 |
| 2.3 本章小結(jié) |
| 第三章 具有載流子加速效應(yīng)的LIGBT的研究及設(shè)計(jì)仿真 |
| 3.1 具有載流子加速效應(yīng)的LIGBT的器件結(jié)構(gòu) |
| 3.2 具有載流子加速效應(yīng)的LIGBT器件的工作原理及特性分析 |
| 3.2.1 CA-LIGBT器件的耐壓特性 |
| 3.2.2 CA-LIGBT器件的閾值電壓特性 |
| 3.2.3 CA-LIGBT器件的導(dǎo)通特性 |
| 3.2.4 CA-LIGBT器件的開(kāi)關(guān)特性 |
| 3.3 400V CA-LIGBT器件的設(shè)計(jì)與仿真 |
| 3.3.1 400V CA-LIGBT器件結(jié)構(gòu)設(shè)計(jì) |
| 3.3.2 400V CA-LIGBT器件耐壓特性仿真分析 |
| 3.3.3 400V CA-LIGBT器件閾值電壓特性仿真分析 |
| 3.3.4 400V CA-LIGBT器件導(dǎo)通特性仿真分析 |
| 3.3.5 400V CA-LIGBT器件開(kāi)關(guān)特性仿真分析 |
| 3.4 本章小結(jié) |
| 第四章 CA-LIGBT器件的工藝、版圖設(shè)計(jì)及流片測(cè)試 |
| 4.1 400V CA-LIGBT器件的工藝流程設(shè)計(jì) |
| 4.2 400V CA-LIGBT器件的版圖設(shè)計(jì)及流片實(shí)現(xiàn) |
| 4.3 400V CA-LIGBT器件的驅(qū)動(dòng)方案設(shè)計(jì)及測(cè)試 |
| 4.3.1 擊穿電壓測(cè)試 |
| 4.3.2 導(dǎo)通電流測(cè)試 |
| 4.3.3 關(guān)斷時(shí)間測(cè)試 |
| 4.4 本章小結(jié) |
| 第五章 總結(jié)與展望 |
| 5.1 總結(jié) |
| 5.2 展望 |
| 致謝 |
| 參考文獻(xiàn) |
| 攻讀碩士學(xué)位期間取得的成果 |
（10）基于微型TEC的碳化硅MOSFET的集成散熱技術(shù)研究（論文提綱范文）
| 摘要 |
| abstract |
| 第一章 緒論 |
| 1.1 研究背景和意義 |
| 1.2 功率器件的散熱方式 |
| 1.2.1 風(fēng)冷 |
| 1.2.2 水冷 |
| 1.2.3 相變冷卻 |
| 1.2.4 熱電制冷 |
| 1.3 微型TEC國(guó)內(nèi)外研究現(xiàn)狀 |
| 1.3.1 國(guó)外研究現(xiàn)狀 |
| 1.3.2 國(guó)內(nèi)研究現(xiàn)狀 |
| 1.4 本文主要研究?jī)?nèi)容 |
| 第二章 TEC的原理與應(yīng)用 |
| 2.1 熱電效應(yīng)介紹 |
| 2.1.1 塞貝克效應(yīng) |
| 2.1.2 帕爾貼效應(yīng) |
| 2.1.3 湯姆遜效應(yīng) |
| 2.1.4 傅立葉效應(yīng) |
| 2.1.5 焦耳效應(yīng) |
| 2.2 TEC的三種經(jīng)典工況 |
| 2.2.1 最大制冷量 |
| 2.2.2 最大溫差 |
| 2.2.3 最大制冷效率 |
| 2.3 三種工況的特點(diǎn)與應(yīng)用 |
| 2.4 本章小結(jié) |
| 第三章 微型TEC的結(jié)構(gòu)設(shè)計(jì)與仿真 |
| 3.1 微型TEC的仿真計(jì)算方法 |
| 3.1.1 MATLAB解析計(jì)算 |
| 3.1.2 ANSYS有限元計(jì)算 |
| 3.2 熱電偶臂結(jié)構(gòu)參數(shù)設(shè)計(jì) |
| 3.2.1 臂長(zhǎng) |
| 3.2.2 截面邊長(zhǎng) |
| 3.2.3 柱間距(列寬) |
| 3.3 電極結(jié)構(gòu)參數(shù)設(shè)計(jì) |
| 3.3.1 有效電阻計(jì)算 |
| 3.3.2 電極厚度的設(shè)計(jì) |
| 3.4 微型TEC的模型建立 |
| 3.5 本章小結(jié) |
| 第四章 微型TEC的制備工藝流程 |
| 4.1 制備方案的制定 |
| 4.1.1 工藝流程設(shè)計(jì) |
| 4.1.2 掩膜版圖繪制 |
| 4.2 微型TEC熱電偶臂的制備 |
| 4.2.1 清洗基片 |
| 4.2.2 勻膠和光刻圖形 |
| 4.2.3 薄膜沉積 |
| 4.2.4 Lift-off剝離 |
| 4.3 單對(duì)熱電偶臂的測(cè)試 |
| 4.4 本章小結(jié) |
| 第五章 集成封裝與測(cè)試 |
| 5.1 碳化硅MOSFET的功率損耗 |
| 5.1.1 導(dǎo)通損耗 |
| 5.1.2 開(kāi)關(guān)損耗 |
| 5.2 微型TEC的集成封裝 |
| 5.3 溫度測(cè)試 |
| 5.3.1 芯片表面溫度測(cè)試 |
| 5.3.2 殼溫測(cè)試 |
| 5.4 電學(xué)性能測(cè)試 |
| 5.4.1 開(kāi)關(guān)損耗測(cè)試 |
| 5.4.2 導(dǎo)通電阻測(cè)試 |
| 5.5 本章小結(jié) |
| 第六章 總結(jié)與展望 |
| 6.1 總結(jié) |
| 6.2 展望 |
| 參考文獻(xiàn) |
| 發(fā)表論文和科研情況 |
| 致謝 |
四、碳化硅PMOS器件特性模擬及仿真（論文參考文獻(xiàn)）
- [1]1.2kV碳化硅MOSFET器件新結(jié)構(gòu)研究[D]. 徐曉杰. 電子科技大學(xué), 2021(01)
- [2]負(fù)壓集成高可靠SiC MOSFET驅(qū)動(dòng)策略的研究與電路設(shè)計(jì)[D]. 王佳妮. 電子科技大學(xué), 2021(01)
- [3]高邊開(kāi)關(guān)驅(qū)動(dòng)器及其保護(hù)電路的設(shè)計(jì)[D]. 王貴奇. 電子科技大學(xué), 2021(01)
- [4]基于肖特基接觸的MCT功率器件的結(jié)構(gòu)設(shè)計(jì)及其性能研究[D]. 孫運(yùn)龍. 湘潭大學(xué), 2020(02)
- [5]一種高溫CMOS低壓差線性穩(wěn)壓器設(shè)計(jì)[D]. 李建平. 北京交通大學(xué), 2020(03)
- [6]氮化鎵功率器件柵驅(qū)動(dòng)芯片關(guān)鍵技術(shù)研究[D]. 陸揚(yáng)揚(yáng). 東南大學(xué), 2020(01)
- [7]SiC MOSFET串?dāng)_及高頻振蕩抑制研究[D]. 劉暢. 中國(guó)礦業(yè)大學(xué), 2020(01)
- [8]新型橫向可集成IGBT的研究[D]. 胡歡. 電子科技大學(xué), 2020(07)
- [9]具有載流子加速效應(yīng)的LIGBT的研究與流片實(shí)現(xiàn)[D]. 湯宇. 電子科技大學(xué), 2020(07)
- [10]基于微型TEC的碳化硅MOSFET的集成散熱技術(shù)研究[D]. 張翔. 天津工業(yè)大學(xué), 2020(02)
標(biāo)簽：電荷泵論文; mosfet論文; 驅(qū)動(dòng)電路論文; 電路仿真論文; 模擬電路論文;